메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술대회자료
저자정보
안태근 (한양대학교) 김병호 (한양대학교)
저널정보
대한전자공학회 대한전자공학회 학술대회 2018년도 대한전자공학회 하계종합학술대회
발행연도
2018.6
수록면
106 - 109 (4page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

이 논문의 연구 히스토리 (3)

초록· 키워드

오류제보하기
Chip makers suffer from the performance degradation of pipelined ADCs, due to the capacitance mismatch issue from their manufacturing process. This work proposes an efficient digitally calibrated pipelined ADC architecture, based on Jacobi iteration method along with the split configuration. The simulation results showed the significant improvements such as 5dB increase of SNR and 0.6 LSB decrease of DNL. The proposed method can thus be used as a practical calibration architecture for commercial ADCs.

목차

Abstract
I. 서론
II. Capacitor Mismatch의 성능저하 효과
III. 듀얼채널 기반 자가보정
IV. 결과
V. 결론 및 향후 연구 방향
참고문헌

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0