메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
Jaehyun Park (University of Ulsan) Donghwa Shin (Soongsil University) Hyung Gyu Lee (Daegu University)
저널정보
대한전자공학회 JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE Journal of Semiconductor Technology and Science Vol.19 No.6
발행연도
2019.12
수록면
527 - 539 (13page)
DOI
10.5573/JSTS.2019.19.6.527

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
LPDDR2-NVM has been announced as an industry standard to efficiently interface the emerging non-volatile memory devices such as phase change memory (PCM). This standard interface has been adopted in most commercial PCM devices. However, existing PCM research has less addressed or overlooked this standard interface under assumption that it is similar to conventional DRAM interface. Unlike the conventional DRAM interface, the row buffer architecture specified in LPDDR2-NVM has several unique features in order to support the different characteristics of PCM operation. In this paper, we devise a proactive row buffer management for enhancing the performance with almost negligible implementation overhead, targeting LPDDR2-NVM compatible memory devices. Our extensive simulations demonstrate 12.2% performance enhancement and 0.3% energy reduction of memory system, on average, with fairly small cost overheads.

목차

Abstract
Ⅰ. INTRODUCTION
Ⅱ. BACKGROUND
Ⅲ. RECONFIGURATION OF ROW BUFFER ARCHITECTURE
Ⅳ. PROACTIVE ROW BUFFER CONTROL POLICY
Ⅴ. EXPERIMENTAL RESULTS
Ⅴ. CONCLUSIONS
REFERENCES

참고문헌 (17)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2020-569-000232277