메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술저널
저자정보
진주환 (건국대학교) 채형일 (건국대학교)
저널정보
대한전자공학회 전자공학회논문지 전자공학회논문지 제58권 제11호(통권 제528호)
발행연도
2021.11
수록면
48 - 53 (6page)
DOI
10.5573/ieie.2021.58.11.48

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

이 논문의 연구 히스토리 (2)

초록· 키워드

오류제보하기
본 논문에서는 저전력 동작 및 이득 조정(Gain Calibration)을 가진 3차 저전력 Delta-Sigma 아날로그-디지털 변환기를 설계하였다. 3차 Delta-Sigma 아날로그-디지털 변환기를 구성하며, 저전력 구동을 위하여 Inverter based Amplifier를 사용한다. 또한, 저전력 동작을 위해 Double Sampling 기법을 사용하여 같은 Sampling rate에서 더 높은 전력 효율을 얻는다. Inverter based Amplifier는 PVT Variation과 Input의 Common mode Voltage Variation에 민감하므로 이득 조정과 LDO(Low Drop-Out regulator), CMFB(Common Mode Feedback) 회로를 추가하여 이러한 문제를 해결한다. 제안하는 회로는 180nm CMOS 공정으로 구현했다. PSD(Power Spectrum Density)그래프 결과 SNDR은 77.45 dB가 측정되었고 ENOB은 12.57 bit, 전체 전력 소모는 27.92 uW인 것을 확인했다.

목차

요약
Abstract
Ⅰ. 서론
Ⅱ. 구조 및 구현
Ⅲ. 칩 측정 및 분석
Ⅳ. 결론
REFERENCES

참고문헌 (8)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0