지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 저널정보
- 한국과학기술원 정보전자연구소 IDEC Journal of Integrated Circuits and Systems IDEC Journal of Integrated Circuits and Systems Vol.3 No.4
- 발행연도
- 2017.10
- 수록면
- 14 - 22 (9page)
이용수
초록· 키워드
오류제보하기
A wide-range, input-duty-independent, all-digital qaudrature-phase clock generator is proposed. By using a supply noise filtering block, the power supply noise effect is reduced. Furthermore, because the proposed clock generator consists of all-digital logic gates, it can easily be migrated to a different process within a short time and operate at a low supply voltage. The circuit was fabricated with a 0.18μm 1P4M CMOS technology and operates over the frequency range from 300MHz to 1.5GHz within 5 cycles of the reference clock. Due to its open-loop scheme without jitter accumulation, the increased peak-to-peak jitter from the delay line to the output buffer is only 4.7ps.
목차
등록된 정보가 없습니다.
참고문헌 (17)
참고문헌 신청
D. W. Boerstler / 1999 / A low-jitter PLL clock generator for microprocessors with lock range of 340-612MHz / IEEE J. Solid-State Circuits 34(4):513~519
B. Garlepp / 1999 / A portable digital DLL for high-speed CMOS interface circuits / IEEE J. Solid-State Circuits 34(5):632~643
A. Alvandpour / 2003 / A 3.5GHz 32mw 150nm multiphase clock generator for high-performance microprocessors / ISSCC, Dig. Tech. Papers :112~113
C. -C. Chung / 2004 / A new DLL-based approach for all-digital multiphase clock generation / IEEE J. Solid-State Circuits 39(3):469~475
H. -H. Chang / 2005 / A Wide-Range and Fast-Locking All-Digital Cycle-Controlled Delay-Locked Loop / IEEE J. Solid-State Circuits 40(3):661~670
B. Garlepp / 1999 / A portable digital DLL for high-speed CMOS interface circuits / IEEE J. Solid-State Circuits 34(5):632~643
A. Alvandpour / 2003 / A 3.5GHz 32mw 150nm multiphase clock generator for high-performance microprocessors / ISSCC, Dig. Tech. Papers :112~113
C. -C. Chung / 2004 / A new DLL-based approach for all-digital multiphase clock generation / IEEE J. Solid-State Circuits 39(3):469~475
H. -H. Chang / 2005 / A Wide-Range and Fast-Locking All-Digital Cycle-Controlled Delay-Locked Loop / IEEE J. Solid-State Circuits 40(3):661~670
함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
연쇄적 클록 비교를 통한광대역 다중위상 클록 생성기 연구
대한전자공학회 학술대회
2024 .11
-
시간교차 방식 스위칭 샘플러를 위한 4위상 비겹침 클락 생성기의 구현
대한전자공학회 학술대회
2021 .06
-
An Area-Efficient Multi-Phase Fractional-Ratio Clock Frequency Multiplier
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2016 .02
-
안전한 MCU 클럭 보호를 위한 온칩 클럭 검사기 기반 자동화된 글리치 프리 백업 클럭 변환 기법
대한전자공학회 학술대회
2015 .06
-
스파인 구조를 갖는 클락 분배 네트워크의 특성 분석
대한전자공학회 학술대회
2015 .11
-
LECTOR Based Clock Gating for Low Power Multi-Stage Flip Flop Applications
대한전자공학회 학술대회
2017 .01
-
BTI Tolerant Clock Tree Synthesis using LP-based Supply Voltage Alignment
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2024 .10
-
Forwarded-clock 수신기를 위한 Analog Front-end 설계
대한전자공학회 학술대회
2015 .06
-
Design of Supply Noise Insensitive Delay-Locked Loop with Source Follower-based Low Dropout Regulator
대한전자공학회 학술대회
2024 .11
-
A Clock and Data Recovery Circuit with Adaptive Loop Bandwidth Calibration and Idle Power Saved Frequency Acquisition
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2017 .08
-
A Random and Systematic Jitter Suppressed DLL-Based Clock Generator with Effective Negative Feedback Loop
IDEC Journal of Integrated Circuits and Systems
2017 .01
-
5-GHz 2nd order Charge-Pump Phase-Locked Loop with 100MHz reference clock의 설계
대한전자공학회 학술대회
2017 .06
-
Post-Silicon Tuning Based on Flexible Flip-Flop Timing
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2016 .02
-
기준 클락 없이 동작하는 순수 디지털 클럭 및 데이터 복원 회로 설계
대한전자공학회 학술대회
2023 .06
-
플래시 메모리 기반의 데이터베이스 시스템을 위한 BS-CLOCK 버퍼 교체 알고리즘
한국정보기술학회논문지
2016 .04
-
Low Latency Synchronization Scheme Using Prediction and Avoidance of Synchronization Failure in Heterochronous Clock Domains
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2015 .04
-
CDR을 사용한 FPGA 기반 분산 임베디드 시스템의 클록 동기화 구현
대한임베디드공학회논문지
2017 .08
-
A 10.2-GHz LC-VCO for a 28-nm CMOS Transmitter With Nearest VCO-curve Selection Algorithm
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2020 .06
-
Method of Clock Noise Generation Corresponding to Clock Specification
Journal of Positioning, Navigation, and Timing
2016 .01
-
A Circuit Implementation of 1000BASE-T White Rabbit Using MMCMs and SyncE Frequency Transfer for High-Accuracy Clock Synchronization
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2020 .08
이 논문의 저자 정보
최근 본 자료
댓글(0)
0