메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술대회자료
저자정보
민경태 (한양대학교) 원승현 (한양대학교) 윤상원 (한양대학교)
저널정보
대한전자공학회 대한전자공학회 학술대회 2023년도 대한전자공학회 하계학술대회 논문집
발행연도
2023.6
수록면
197 - 200 (4page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
This paper investigates the possibility to reduce parasitic inductance of power modules by adding an additional Lead Frame Terminal. With the advent of WBG semiconductor materials, parasitic components have become more important with the increased switching speed. For this reason, it is critical to reduce parasitic inductance in a power module that is one of the reliable packaging approaches for high-voltage power semiconductor package. This study attempts to reduce parasitic inductance and switching loss by adding more Lead Frame Terminals in power modules.

목차

Abstract
Ⅰ. 서론
Ⅱ. 파워 모듈 모델
Ⅲ. 기생 인덕턴스 추출
Ⅳ. 인버터 회로 시뮬레이션
Ⅴ. 결론 및 향후 연구 전망
참고문헌

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

최근 본 자료

전체보기

댓글(0)

0