메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
본 논문에서는 MOSㆍLSI layout 방식중의 하나인 1차원 MOS array layout 방식의 chip 면적을 최소화하는 문제의 해를 구하는 방법을 제안한다.
배열하고자 하는 MOS gates 의 leftmost 와 rightmost 에 신호선의 입ㆍ출력을 표시하는 virtual gate gl과 gr 을 각각 설정하여 각 gate 의 관통선수를 최소로 함으로써 horizontal track 수를 최소로 하는 heuristic algorithm 을 제안하고, 실제의 예를들어 비교 설명함으로써 본 논문에서 제안한 algorithm 의 유효성을 확인한다.

목차

요약

ABSTRACT

Ⅰ. 서론

Ⅱ. 준비

Ⅲ. Algorithm의 설정

Ⅳ. 결론

참고문헌

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2009-569-017901370