메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
본 논문에서는 고장 시뮬레이션 시간 및 기억 용량면에서 효율적인 고장 시뮬레이션 알고리즘을 제시하였다. 제안된 알고리즘은 Fanout Stem에 대한 Reconvergent 여부 및 임계경로에 포함되는 지의 여부를 알기 위해 전처리 단계에서 Fanout Stem의 고장들을 PVL 알고리즘의 처리 방법을 이용하여 Stem 에서의 고장이 입력 테스트 패턴에 의해 검출 가능한 지를 쉽게 알 수 있게 되고, 주출력과 임계경로상에 위치하는 Fanout Stem 들로부터 역추적을 수행하게 되면 신속히 임계경로를 결정할 수 있어서 고장 시뮬레이터의 속도를 매우 향상시킬 수 있다. 또한 이 알고리즘을 PCPT 고장 시뮬레이터로 구현하여 조합논리회로의 Benchmark 회로에 대하여 시뮬레이션 함으로써 성능이 우수함을 입증하였다.

목차

요약

Ⅰ. 서론

Ⅱ. 고장 시뮬레이션 알고리즘

Ⅲ. PCPT 알고리즘

Ⅳ. 실행 예제

Ⅴ. BenchMark 회로에 대한 PCPT 고장 시뮬레이션

Ⅶ. 결론

참고문헌

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2009-569-017904280