회로 분할 방법을 이용한 지연 시간 추출 알고리즘

김상훈 ,  황경주 ,  한창호

한국정보과학회 학술발표논문집

1998 .04

고장검출이 용이한 논리회로 설계에 관한 연구

김호경 ,  임인칠

대한전자공학회 학술대회

1981 .01

조합논리회로의 고장 검출율 개선을 위한 회로분할기법 ( Circuit Partitioning to Enhance the Fault Coverage for Combinational Logic )

노정호 ,  김상진 ,  이창희 외 2명

전자공학회논문지-C

1998 .04

조합논리회로를 위한 새로운 Path-Based 타이밍 최적화 알고리듬 ( Path-based New Timing Optimization Algorithm for Combinational Networks )

양세양 ,  홍봉희

전자공학회논문지-A

1992 .09

조합논리회로의 결합검출 ( Fault Detection in Combinational Circuits )

고경식 ,  허웅

전자공학회지

1974 .11

기술 독립적인 논리 최소화를 위한 규칙기반 시스템

김태선 ,  황선영

(구)정보과학회논문지

1991 .04

조합 논리 회로의 경로 지연고장 검출을 위한 효율적인 가중화 임의 패턴 생성 방법 ( An Efficient Weighted Random Pattern Generation Method for Detection of a Path Delay Fault in a Combinational Logic Circuits )

이광훈 ,  안철회 ,  이재웅 외 7명

대한전자공학회 학술대회

1995 .01

조합 논리 회로의 경로 지연 고장 검출을 위한 가중화 임의 패턴 테스트 기법 ( A Weighted Random Pattern Testing Technique for Path Delay Fault Detection in Combinational Logic Circuits )

허용민 ,  임인칠

전자공학회논문지-A

1995 .12

LED 구동회로와 반도체 집적회로

황인철 ,  이영제 ,  조계현

조명·전기설비

2011 .05

4. D-Algorithm에 의한 다치논리 회로의 결함해석

김종렬 ,  김종상

대한전자공학회 학술대회

1981 .08

D-Algorithm에 의한 다치논리 회로의 결함해석

김종렬 ,  김종상

대한전자공학회 학술대회

1981 .01

조합논리회로의 타이밍 최적화를 위한 테크놀로지 매핑 알고리듬에 관한 연구 ( A Study on Technology Mapping Algorithm for Timing Optimization of Combinational Logic Circuits )

주진태 ,  이재흥 ,  정정화

대한전자공학회 학술대회

1991 .11

유압회로 설계(회로 계산)의 사례

이일영

어선

1995 .01

VLSI 설계 검증을 위한 회로 비교기 구현에 관한 연구

최재선 ,  김성엽 ,  이봉규 외 6명

한국정보과학회 학술발표논문집

1994 .10

고속시간분석회로

임인칠

전자공학회지

1970 .12

조합 논리 회로에 대한 개선된 검사 입력 자동 생성

백덕화 ,  김명수 ,  안광선

한국정보과학회 학술발표논문집

1990 .04

기초회로실험을 통한 여러 가지 회로 설계

진정아 ,  최연성 ,  김잔디 외 1명

대한전자공학회 학술대회

2014 .11

임계경로 추적을 이용한 VLSI회로의 지연 테스트 생성 알고리듬 ( A Delay Test Generation Algorithm for VLSI Circuits using the Critical Path Tracing )

박준 ,  이병양 ,  이인학 외 7명

대한전자공학회 학술대회

1993 .11

경로 대수를 이용한 MOS 조합 논리 회로의 고장검출

이주희 ,  이홍주 ,  허용민 외 2명

한국정보과학회 학술발표논문집

1988 .04