조합논리회로의 결합검출 ( Fault Detection in Combinational Circuits )

고경식 ,  허웅

전자공학회지

1974 .11

출력분기가 있는 조합논리회로의 고장검출에 관한 연구 ( A Study on the Fault Detection in Combinational Logic Networks with Fan-out )

임제탁 ,  이근영

전자공학회지

1974 .08

조합논리회로의 결함검출시험에 관한 연구 ( A Study on Fault Detection Tests for Combinational Logic Networks )

최흥문

전자공학회지

1978 .01

유전알고리즘을 이용한 조합회로용 테스트패턴의 고장검출률 향상 ( Fault Coverage Improvement of Test Patterns for Combinational Circuit using a Genetic Algorithm )

박휴찬

Journal of Advanced Marine Engineering and Technology (JAMET)

1998 .09

분할 방법을 이용한 저전력 조합 회로 합성 알고리즘 ( An Efficient Partitioning-based Algorithm for the Synthesis of Low-power Combinational Circuits )

최익성 ,  김형 ,  현민호 외 1명

한국통신학회논문지

1998 .02

조합논리회로의 다중결함검출 ( Multiple Fault Detection in Combinational Logic Networks )

고경식 ,  김흥수

전자공학회지

1975 .08

조합 논리 회로의 경로 지연 고장 검출을 위한 가중화 임의 패턴 테스트 기법 ( A Weighted Random Pattern Testing Technique for Path Delay Fault Detection in Combinational Logic Circuits )

허용민 ,  임인칠

전자공학회논문지-A

1995 .12

조합논리회로에 대한 개선된 자동시험패턴 발생에 대한 연구 ( Automatic Test Pattern Generation of Combinational Logic Circuits )

안광선 ,  강병욱 ,  김종훈

한국통신학회 학술대회논문집

1988 .01

조합논리회로에 대한 개선된 자동시험패턴 발생에 대한 연구 ( Automatic Test pattern Generation of Combinational Logic Circuits )

안광선 ,  강병욱 ,  김종훈

특정연구 결과 발표회 논문집

1988 .01

조합 논리 회로의 경로 지연고장 검출을 위한 효율적인 가중화 임의 패턴 생성 방법 ( An Efficient Weighted Random Pattern Generation Method for Detection of a Path Delay Fault in a Combinational Logic Circuits )

이광훈 ,  안철회 ,  이재웅 외 7명

대한전자공학회 학술대회

1995 .01

고장검출이 용이한 논리회로 설계에 관한 연구

김호경 ,  임인칠

대한전자공학회 학술대회

1981 .01

3치 논리회로의 고장분석 및 검출 ( Fault Analysis and Detection of Ternary Logic )

김종오 ,  김영건 ,  김흥수

전자공학회논문지-B

1995 .12

모듈 분할 방식에 의한 조합 다치 논리 회로 구성이론 ( A Construction Theory of Combinational Multiple Valued Circuits by Modular Decomposition )

강성수 ,  이주형 ,  김흥수

한국통신학회논문지

1989 .10

조합논리회로의 기호적 신뢰도 계정 ( Symbolic Reliability Evaluation of Combinational Logic Circuit )

오영환

한국통신학회지(정보와통신)

1982 .01

조합논리회로의 기호적 신뢰도 계정

吳英煥

한국통신학회논문지

1982 .03

회로 분할에 의한 순차회로의 테스트생성 ( Test Generation for Sequential Circuits Based on Circuit Partitioning )

최호용

전자공학회논문지-C

1998 .04

조합회로에 대한 고장 진단 검사신호 생성 ( Diagnostic Test Pattern Generation for Combinational Circuits )

박영호 ,  민형복 ,  이재훈 외 1명

전자공학회논문지-C

1999 .09

신경회로망을 이용한 조합 논리회로의 테스트 생성 ( Test Generation for Combinational Logic Circuits Using Neural Networks )

김영우 ,  임인칠

전자공학회논문지-A

1993 .09

회로 분할에 의한 대규모 순차회로의 테스트 생성 ( Test Generation for large Scale Sequential Circuits Based on Circuit Partitioning )

최호용 ,  정용군

한국통신학회 학술대회논문집

1997 .01

신경회로망을 이용한 조합 논리회로의 테스트 생성 ( Automatic Test Generation for combinational Logic Circuits Using Neural Networks )

김근수 ,  신종훈 ,  하상진 외 5명

대한전자공학회 학술대회

1992 .11