지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
이용수
요약
Ⅰ. 서론
Ⅱ. 기존의 테스트 생성 알고리즘
Ⅲ. 퍼지 관계곱
Ⅳ. 퍼지 테스트 생성 기법
Ⅴ. 결론
참고문헌
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
CMOS회로의 고장 검출을 위한 테스트 생성 알고리즘
대한전자공학회 학술대회
1986 .12
CMOS 회로의 고장 검출을 위한 테스트 생성 알고리즘 ( A New Test Generation Algorithm for Detection of Faults in CMOS Circuits )
대한전자공학회 학술대회
1986 .01
3치 논리회로의 고장분석 및 검출 ( Fault Analysis and Detection of Ternary Logic )
전자공학회논문지-B
1995 .12
전력설비 진단시스템의 고장 추론을 적용하기 위한 퍼지 논리기법의 특성 개선
대한전기학회 학술대회 논문집
2018 .04
전류 센서를 이용한 디지탈 논리 회로의 고장 검출 ( On the Detection of Faults on Digital Logic Circuits using Current Sensor )
전자공학회논문지-A
1996 .02
반도체 집적회로의 고장 가능성에 기초한 테스트 패턴 생성
대한전자공학회 학술대회
1995 .06
반도체 집적회로의 고장 가능성에 기초한 테스트 패턴 생성 ( Test Pattern Generation on the basis of Fault Probability in Semiconductor Integrated Circuits )
대한전자공학회 학술대회
1995 .07
디지탈 논리회로에 대한 효율적인 테스트 패턴 생성 알고리듬 ( An Efficient Test Generation Algorithm for Digital Logic Circuits )
전자공학회논문지-A
1991 .02
조합 논리 회로의 경로 지연 고장 검출을 위한 가중화 임의 패턴 테스트 기법 ( A Weighted Random Pattern Testing Technique for Path Delay Fault Detection in Combinational Logic Circuits )
전자공학회논문지-A
1995 .12
퍼지 논리 적용에 의한 배전계통의 고장 검출 시스템 개발
대한전기학회 학술대회 논문집
1996 .07
퍼지 로직을 이용한 고장구간 판단 기법
대한전기학회 학술대회 논문집
2011 .07
신경회로망을 이용한 조합 논리회로의 테스트 생성 ( Test Generation for Combinational Logic Circuits Using Neural Networks )
전자공학회논문지-A
1993 .09
조합논리회로의 고장 검출율 개선을 위한 회로분할기법 ( Circuit Partitioning to Enhance the Fault Coverage for Combinational Logic )
전자공학회논문지-C
1998 .04
조합 논리 회로의 경로 지연고장 검출을 위한 효율적인 가중화 임의 패턴 생성 방법 ( An Efficient Weighted Random Pattern Generation Method for Detection of a Path Delay Fault in a Combinational Logic Circuits )
대한전자공학회 학술대회
1995 .01
신경회로망을 이용한 조합 논리회로의 테스트 생성 ( Automatic Test Generation for combinational Logic Circuits Using Neural Networks )
대한전자공학회 학술대회
1992 .11
퍼지 Logic을 이용한 화재감지기법에 관한 연구
한국화재소방학회 학술대회 논문집
2003 .01
동적퍼지모델기반 고장진단 시스템 및 응용
대한전기학회 학술대회 논문집
1999 .07
회로 분할에 의한 순차회로의 테스트생성 ( Test Generation for Sequential Circuits Based on Circuit Partitioning )
전자공학회논문지-C
1998 .04
연결 그래프를 이용한 CMOS 논리회로의 테스트 생성 알고리즘 ( Test Generation Algorithm for CMOS Logic Circuits Using Connection Graph )
대한전자공학회 학술대회
1984 .01
BiCMOS 회로의 고장 검출을 위한 테스트 패턴 생성
대한전기학회 학술대회 논문집
2003 .07
0