경로 상관관계와 게이트 사이징을 통한 지연시간 최적화

박은석 ,  장나은 ,  김주호

대한전자공학회 학술대회

2007 .07

Delay Optimization using Path Correlation and Gate Sizing

Eunsuk Pa ,  k ,  Naeun-Zang 외 1명

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

2007 .07

경로 상관관계와 게이트 사이징을 통한 지연시간 최적화

박은석 ,  김주호

대한전자공학회 학술대회

2007 .05

A Gate Delay Model Considering Temporal Proximity of Multiple Input Switching

Janghyuk Shin ,  Juho Kim ,  Naeun Jang 외 3명

대한전자공학회 ISOCC

2009 .11

Sleep transistor sizing through a path search and power gating considering delay for reducing leakage power

Sangwoo Han ,  Joohee Choung ,  Juho Kim

ICEIC : International Conference on Electronics, Informations and Communications

2010 .06

The Impact of Delay Optimization on Delay Fault Testing Quality

Young-Ho Pa ,  k ,  Eun-Sei Pa 외 1명

Journal of Electrical Engineering and Information Science

1997 .06

게이트 사이징 과 감작 경로를 이용한 클럭 주기 최적화 기법 ( Clock Period Optimization by Gate Sizing and Path Sensitization )

김주호

전자공학회논문지-C

1998 .01

Gate Load Delay Computation Using Analytical Models

And ,  ew B. Kahng ,  Sudhaka 외 1명

대한전자공학회 기타 간행물

1996 .01

Comparative Study on the Structural Dependence of Logic Gate Delays in Double-Gate and Triple-Gate FinFETs

Kwan Young Kim ,  Jae Man Jang ,  Dae Youn Yun 외 2명

JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE

2010 .06

다중 입력 변화의 시간적 근접성을 고려한 게이트 지연 시간 모델

신장혁 ,  김주호

전자공학회논문지-SD

2010 .02

개선된 타이밍 수준 게이트 지연 계산 알고리즘 ( An Improved Timing-level Gate-delay Calculation Algorithm )

김부성 ,  김석윤

전자공학회논문지-C

1999 .08

Gate-Level Delay/Leakage의 통계적 분석에 LER과 RDF가 미치는 영향분석

김재훈 ,  김욱 ,  김영환

대한전자공학회 학술대회

2009 .05

효율적인 타이밍 수준 게이트 지연 계산 알고리즘

김부성 ,  김성만 ,  김석윤

대한전기학회 학술대회 논문집

1998 .11

The Impact of Delay Optimization on Delay Fault Testing Quality

Young-Ho Pa ,  k ,  Eun-Sei Pa 외 1명

Journal of Electrical Engineering and information Science

1997 .06

라이브러리 설계와 게이트 사이징을 이용한 이중 모드 회로의 타이밍 최적화

김상민 ,  신영수

대한전자공학회 학술대회

2015 .11

A Crosstalk Avoidance Method considering Statistical Timing Analysis

Seungyeon Lee ,  Naeun Jang ,  Juho Kim

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

2007 .07

게이트 사이징과 감각 경로 검색에 의한 CMOS 디지털회로의 저전력 설계 기법

김주호 ,  양재석 ,  황선영

정보과학회논문지(A)

1998 .07

통계적 시간분석을 고려한 크로스톡 회피 방법

이승연 ,  장나은 ,  김주호

대한전자공학회 학술대회

2007 .07

통계적 시간분석을 고려한 크로스톡 회피 방법

이승연 ,  장나은 ,  김주호

대한전자공학회 학술대회

2007 .07

2-bit/Cell Split Gate Flash Memory with Double Gate

2-bit/Cell Split Gate Flash Memo ,  y with Double Gat ,  Il Han Pa 외 5명

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

2007 .07