지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 2009.5
- 수록면
- 324 - 327 (4page)
이용수
초록· 키워드
오류제보하기
본 논문에서는 gate level statistical modeling시 local random variation이 delay와 leakage에 얼마나 영향을 주는지를 분석 하였다. Local variation을 고려하지 않을 경우, 각 gate의 delay는 최대 20%정도의 standard deviation error를, leakage는 최대 10%정도의 mean error와 3배 정도의 standard deviation error를 보였다. 이 실험 결과는 delay와 leakage 모두 local variation의 영향을 고려하지 않으면 예측에 큰 문제가 생길 수 있음을 나타낸다. 하지만 이들 local variation을 현재 gate level 분석에 고려하기는 어려운 점이 많으며 local variation을 고려한 새로운 statistical modeling 방법의 개발이 요구된다.
목차
요약
Abstract
Ⅰ. 서론
Ⅱ. Background: gate-level statistical modeling for statistical analysis
Ⅲ. EXPERIMENTAL RESULT
Ⅳ. 결론
Acknowledgement
참고문헌
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
Assessment of Using Statistical Leakage Estimation at the Macro Level for VLSI Designs
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2009 .07
-
Gate-Length Biasing for Low Leakage Design
대한전자공학회 ISOCC
2007 .10
-
Transistor Layout Optimization for Leakage Saving
대한전자공학회 ISOCC
2013 .11
-
A Gate Delay Model Considering Temporal Proximity of Multiple Input Switching
대한전자공학회 ISOCC
2009 .11
-
A Leakage Power Reduction Technique Using IVC and Gate Modification under Delay Constraints
대한전자공학회 ISOCC
2007 .10
-
Introduction to Industrial Applications of Low Power Design Methodologies
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2009 .12
-
Sleep transistor sizing through a path search and power gating considering delay for reducing leakage power
ICEIC : International Conference on Electronics, Informations and Communications
2010 .06
-
경로 상관관계와 게이트 사이징을 통한 지연시간 최적화
대한전자공학회 학술대회
2007 .07
-
경로 상관관계와 게이트 사이징을 통한 지연시간 최적화
대한전자공학회 학술대회
2007 .07
-
적층형 낸드 플래시 메모리에서 절연막 두께에 따른 게이트 간의 누설 전류에 관한 연구
대한전자공학회 학술대회
2010 .11
-
A Gate Modification Method Using the Input Vector Maximizes the Number of Gates in WLS within the Optimum Range
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2007 .07
-
Gate Leakage Current of Power GaAs MESFET's at High Temperature
ICPE(ISPE)논문집
2001 .10
-
Fabrication of Sputtered Gated Silicon Field Emitter Arrays with Low Gate Leakage Currents by Using Si Dry Etch
Transactions on Electrical and Electronic Materials
2013 .01
-
Delay Optimization using Path Correlation and Gate Sizing
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2007 .07
-
3-Level Gate Drive Design
전력전자학회 학술대회 논문집
2018 .07
-
두께 변화에 따른 Gate Oxide의 전기적 특성
대한전기학회 학술대회 논문집
1999 .07
-
A Low-leakage SRAM using Power-gating and Virtual-ground
대한전자공학회 ISOCC
2012 .11
-
Minimizing Leakage of Sequential Circuits through Flip-Flop Skewing and Technology Mapping
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2007 .12
-
발전용 밸브 유체누설 측정 데이터의 통계적 평가 및 누설량 예측 연구
동력시스템공학회지
2009 .10
이 논문의 저자 정보
이 논문과 함께 이용한 논문
Analysis of Random Variations and Variation-Robust Advanced Device Structures
Hyohyun Nam
,
Gyo Sub Lee
,
Hyunjae Lee
외 3명
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2014
.02
Monte Carlo Simulation Study: the effects of doublepatterning versus single-patterning on the line-edgeroughness (LER) in FDSOI Tri-gate MOSFETs
In Jun Pa
,
k
,
Changhwan Shin
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2013
.10
터널링 전계효과 트랜지스터의 불순물 분포 변동 효과
장정식
,
이현국
,
최우영
전자공학회논문지
2012
.12
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2009-569-018601604