2의 보수 Bit Sequential Multiplier 의 설계 ( Design of a Two`s Complement Bit Sequential Multiplier )

이정근 ,  임인칠

대한전자공학회 학술대회

1985 .01

가중 인코딩 수를 이용한 직렬 십진 고정소수점 곱셈기 설계

유창헌 ,  정용수 ,  김진혁 외 1명

대한전자공학회 학술대회

2014 .06

동시연산 다중 digit을 이용한 직렬 십진 곱셈기의 설계

유창헌 ,  김진혁 ,  최상방

전자공학회논문지

2015 .04

Design of an 32 bit Asynchronous Multiplier

Tae Hack Lee ,  Hoon Mo Yang ,  Seung Il Sohn 외 1명

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

1998 .01

Multiplier 합성

한탁돈

대한전자공학회 기타 간행물

1992 .01

Finite Field GF(2^m)상의 Digit Serial-Parallel Multiplier 구현

최원호 ,  홍성표

대한전기학회 학술대회 논문집

2003 .11

Finite Field GF(2^m)상의 Digit Serial-Parallel Multiplier 구현

최원호 ,  홍성표

대한전기학회 학술대회 논문집

2003 .11

유한 필드 GF(2^m)상에서의 MSB 우선 디지트시리얼 곱셈기 설계

김창훈 ,  한상덕 ,  홍춘표

한국통신학회논문지

2002 .06

A POWER MINIMIZATION TECHNIQUE IN A 54 x 54 BIT MULTIPLIER

Min Kyu Song ,  Kunihi ,  o Asada

ICVC : International Conference on VLSI and CAD

1995 .01

2의 보수 Bit Sequential Multiplier의 設計

李廷根 ,  林寅七

대한전자공학회 학술대회

1985 .06

Implementation of Hopfield Network with Sign-Digit Multiplier

Kazuo Sato ,  Hi ,  oomi Hikawa 외 1명

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

1997 .01

3직 Rate Multiplier의 설계 ( On the Design Methods of Ternary Rate Multiplier )

황인호 ,  심수보

한국통신학회지(정보와통신)

1981 .01

타원곡선 암호 알고리즘에 기반한 digit - serial 승산기 설계

위사흔 ,  이광엽

대한전자공학회 학술대회

2000 .11

Low Power Multiplier Design using Partial Product Reorder and Pass Transistor Delay Profile

Sang-Jin Hyun ,  Dong-Sun Kim ,  Tae-Ho Hwang 외 1명

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

2009 .07

타원곡선 암호 시스템에 효과적인 digit-serial 승산기 설계

이광엽 ,  위사흔 ,  김원종 외 3명

정보보호학회논문지

2001 .04

Efficient Bit-Serial Multipliers for a Class of Finite Fields

Soonhak Kwon ,  Heuisu Ryu

한국통신학회 학술대회 및 강연회

2002 .04

멀티세그먼트 이진유한체 연산기를 이용한 타원곡선 암호 프로세서 구현

오종수 ,  양성규 ,  김근홍 외 1명

대한전자공학회 학술대회

2007 .11

GF(3^m)의 Digit-Serial 유한체 곱셈기

장남수 ,  김태현 ,  김창한 외 2명

전자공학회논문지-SD

2008 .10

An improved bipolar multiplier using a high linear transconductors with wideband input

Sung-Ho Yun ,  Yun-Mi Na ,  Hyeong-Woo Cha

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

2008 .07

Bit-level Systolic Array for Convolution with Multiplexer-based Bit-serial Multiplier

Jae-Jin Lee ,  Chan-Gun Jeong ,  Gi-Yong Song

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

2003 .07