A High-speed SerDes Transceiver for Wireless Proximity Communication

Jongsun Kim ,  Jintae Kim

JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE

2018 .02

1000BASE-X를 위한 SERDES의 설계

안기중 ,  정덕균

전자공학회지

2000 .10

An 1.25 & 2.5-Gbps Dual Mode SERDES for PON System

Beom-seok Shin ,  Seong-Seop Lee ,  Jung-Yong Lee 외 2명

대한전자공학회 ISOCC

2005 .10

1.25Gbps Clock/ Data Recovery with a Wide Frequency Tracking

Jung Yong Lee ,  Jin Ku Kang

대한전자공학회 ISOCC

2006 .10

A low-jitter multi-phase All Digital Phase Locked Loops for 5Gbps SerDes Applications

Seung-Hoon Jung ,  Yun-Jeong Kim

대한전자공학회 ISOCC

2006 .10

A low-jitter multi-phase All Digital Phase Locked Loops for 5Gbps SerDes Applications

Seung-Hoon Jung ,  Yun-Jeong Kim ,  Kwang-Jin Lee 외 5명

대한전자공학회 ISOCC

2006 .10

Multi-channel 5Gb/s/ch SERDES with Emphasis on Integrated Novel Clocking Strategies

Changchun Zhang ,  Ming Li ,  Zhigong Wang 외 5명

JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE

2013 .08

인라인 커넥터를 고려한 채널 기반의 차량용 SerDes 성능 평가

정우진 ,  송호승 ,  최은민 외 2명

한국자동차공학회논문집

2020 .11

A Low-power 3.52 Gbps SerDes with a MDLL Frequency Multiplier for High-speed On-chip Networks

Jongsun Kim ,  Hyungsik Shin

JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE

2018 .12

3.125Gbps Reference-less Clock and Data Recovery using 4X Oversampling

Hyung-Wook Jang ,  Sung-Sop Lee ,  Jin-Ku Kang

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

2005 .07

3.125Gbps Reference-less Clock and Data Recovery using 4X Oversampling

Sung-Sop Lee ,  Hyung-Wook Jang ,  Jin-Ku Kang

대한전자공학회 학술대회

2005 .05

A low-jitter multi-phase ADPLL for 3Gbps SerDes Transceivers in 0.18um CMOS

Seung-Hoon Jung ,  Kwang-Jin Lee ,  Yun-Jeong Kim 외 5명

ICEIC : International Conference on Electronics, Informations and Communications

2006 .06

2X-Oversampling 2.5Gbps Clock and Data Recovery with Phase Picking Method

Yong-Hwan Moon ,  Jin-Ku Kang

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

2003 .07

10Gbps CMOS 클럭/데이터 복원 회로 설계

차충현 ,  심상미 ,  박종태 외 1명

대한전자공학회 학술대회

2008 .06

고속 직렬 디스플레이 인터페이스를 위한 1/4-rate 클록 데이터 복원회로 설계

정기상 ,  김강직 ,  조성익

전기학회논문지

2011 .02

A 2.7Gbps & 1.62Gbps Dual-Mode Clock and Data Recovery for DisplayPort in 0.18㎛ CMOS

Lee ,  Seung-Won ,  Kim 외 5명

전기전자학회논문지

2010 .04

10Gbps CMOS 클록/데이터 복원회로 설계

차충현 ,  심현철 ,  전석희 외 1명

대한전기학회 학술대회 논문집

2007 .10

3Gbps referenceless clock and data recovery circuit

Gabin Kim ,  Inhwa Jung ,  Chulwoo Kim

대한전자공학회 ISOCC

2012 .11

10Gbps 클록 데이터 복원기를 위한 카운터 기반 락 검출기 구현

윤동현 ,  최윤식 ,  정보윤 외 1명

대한전자공학회 학술대회

2017 .06

2 .5 Gbps , 10 Gbps , 100 Gbps급 고속 광전송 장치

심창섭

전자공학회지

1993 .04