지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 저널정보
- 대한전자공학회 ICEIC : International Conference on Electronics, Informations and Communications International Conference on Electronics, Informations and Communications (ICEIC) 2006, Vol. 2
- 발행연도
- 2006.6
- 수록면
- 154 - 157 (4page)
이용수
이 논문의 연구 히스토리 (3)
2006
A low-jitter multi-phase All Digital Phase Locked Loops for 5Gbps SerDes Applications
Seung-Hoon Jung
,
Yun-Jeong Kim
대한전자공학회 ISOCC
2006.10
학술대회자료
A low-jitter multi-phase All Digital Phase Locked Loops for 5Gbps SerDes Applications
Seung-Hoon Jung
,
Yun-Jeong Kim
,
Kwang-Jin Lee
외 5명
대한전자공학회 ISOCC
2006.10
학술대회자료
A low-jitter multi-phase ADPLL for 3Gbps SerDes Transceivers in 0.18um CMOS
Seung-Hoon Jung
,
Kwang-Jin Lee
,
Yun-Jeong Kim
외 5명
ICEIC : International Conference on Electronics, Informations and Communications
2006.06
학술대회자료
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
등록된 정보가 없습니다.
목차
Abstract
1. Introduction
2. Proposed multi-phase ADPLL Architecture
3. Proposed multi-phase ADPLL
4. Conclusions
Acknowledgements
References
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
A low-jitter multi-phase All Digital Phase Locked Loops for 5Gbps SerDes Applications
대한전자공학회 ISOCC
2006 .10
-
A low-jitter multi-phase All Digital Phase Locked Loops for 5Gbps SerDes Applications
대한전자공학회 ISOCC
2006 .10
-
2.5 Gbps CMOS Optical Transceiver 설계 및 디자인
한국통신학회 학술대회논문집
2003 .07
-
A High-speed SerDes Transceiver for Wireless Proximity Communication
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2018 .02
-
An 1.25 & 2.5-Gbps Dual Mode SERDES for PON System
대한전자공학회 ISOCC
2005 .10
-
1000BASE-X를 위한 SERDES의 설계
전자공학회지
2000 .10
-
A Low Jitter on Multiple Frequency of Dividing Ratio Changeable Type ADPLL
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2002 .07
-
3.125Gbps Multi-Channel SerDes Based on Digital Clock & Data Recovery
대한전자공학회 워크샵
2004 .08
-
An ADPLL for 3GHz CDR Transceiver
대한전자공학회 ISOCC
2005 .10
-
An All-Digital Phase-Locked Loop with Fast Acquisition and Low Jitter
대한전자공학회 ISOCC
2008 .11
-
합성 가능한 ADPLL 설계 과정
대한전자공학회 학술대회
2018 .06
-
2.5Gbps 시리얼 데이터 링크 CMOS 트랜시버의 설계
대한전자공학회 학술대회
2003 .07
-
3.8 – 5.7 GHz 대역의 빠른 고정과 작은 지터값을 위해 증폭 조절기를 이용한 ADPLL
대한전자공학회 학술대회
2016 .11
-
ADPLL을 이용한 결정지향 반송파 복원 성능분석
한국통신학회 학술대회논문집
2001 .07
-
A 12 ㎽ ADPLL Based G/FSK Transmitter for Smart Utility Network in 0.18㎛ CMOS
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2013 .08
-
인라인 커넥터를 고려한 채널 기반의 차량용 SerDes 성능 평가
한국자동차공학회논문집
2020 .11
-
주파수 도약 방식에서 ADPLL을 이용한 비트 동기 추적 루프에 관한 연구
한국통신학회 학술대회논문집
1992 .07
-
주파수 도약 방식에서 ADPLL을 이용한 비트 동기 추적 루프에 관한 연구 ( A Study on ADPLL Bit synchronizer in FH System )
한국통신학회 학술대회논문집
1992 .01
-
A 3.8 – 5.7 GHz Wide locking range ADPLL using Gain controller for fast locking and low jitter
대한전자공학회 학술대회
2017 .01
-
90-nm CMOS 기술을 이용한 10-Gbps 광 수신기
대한전자공학회 학술대회
2011 .06
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2014-569-001397510