직병렬 곱셈기를 이용한 신경망의 하드웨어 구조에 관한 연구 ( A Study of Hardware Architecture of Neural Networks Using Serial / Parallel Multiplier )

이범엽 ,  정덕진

대한전자공학회 학술대회

1994 .11

2의 보수 직병렬 승산기의 설계 및 분석 ( Design and Analysis of a Two`s Complement Serial-Parallel Multiplier )

모상만 ,  윤용호

전자공학회논문지-B

1992 .03

수정된 Booth 알고리즘을 이용한 고속 직병렬 곱셈기의 설계

李範燁 ,  金秉寬 ,  鄭德鎭

전기학회논문지

1996 .08

유한체 상에서 고속 연산을 위한 직렬 곱셈기의 병렬화 구조

조용석

정보보호학회논문지

2007 .02

LSB 우선 비트직렬 정규기저 곱셈기의 하드웨어 구현

조용석

한국정보기술학회논문지

2013 .01

계층적인 구조를 갖는 고속 병렬 곱셈기 ( A High Speed Parallel Multiplier with Hierarchical Architecture )

진용선 ,  정정화

전자공학회논문지-IE

2000 .09

GF (2^m) 상의 저복잡도 고속-직렬 곱셈기 구조

조용석

정보보호학회논문지

2007 .08

32 x 32 비트 고속 병렬 곱셈기 구조 ( An Architecture for 32 x 32 bit high speed parallel multiplier )

김영민 ,  조진호

전자공학회논문지-B

1994 .10

유한체 상에서의 효과적인 직렬 곱셈기의 설계

권순학 ,  류희수

한국통신학회논문지

2002 .11

저복잡도 디지트병렬/비트직렬 다항식기저 곱셈기

조용석

한국통신학회논문지

2010 .04

새로운 parallel counter를 이용한 고속 병렬 곱셈기의 구조

윤형종 ,  조병록

한국통신학회 학술대회논문집

2000 .11

저전력 설계를 위한 면적 절약형 곱셈기 구조에 관한 연구 ( A Hardware Reduced Multiplier for Low Power Design )

이광현 ,  임종석

대한전자공학회 학술대회

1998 .11

저전력 설계를 위한 면적 절약형 곱셈기 구조에 관한 연구

이광현 ,  임종석

대한전자공학회 학술대회

1998 .11

다항식기저를 이용한 GF(2^m) 상의 디지트병렬/비트직렬 곱셈기

조용석

한국통신학회논문지

2008 .11

새로운 Bit-serial 방식의 곱셈기 및 나눗셈기 아키텍쳐 설계 ( Design of a New Bit-serial Multiplier / Divider Architecture )

옹수환 ,  선우명훈

전자공학회논문지-C

1999 .03

신경회로망을 이용한 5 * 5 비트 곱셈기와 12 * 12 비트 곱셈기 설계 ( Designed of 5 * 5 bit multiplier and 12 *12 bit multiplier using of Neural Network )

김태훈 ,  정호선 ,  이우일

대한전자공학회 학술대회

1989 .07

가중치 제어 신경망을 이용한 하드웨어 설계에 관한 연구

임춘환 ,  박종안

한국통신학회 학술대회논문집

1992 .11

가중치 제어 신경망을 이용한 하드웨어 설계에 관한 연구 ( A Study on the Hardware Design Using the Weighted-control Neural Network )

임춘환 ,  박종안

한국통신학회 학술대회논문집

1992 .01

GF(2ⁿ)에서의 직렬-병렬 곱셈기 구조

정석원 ,  윤중철 ,  이선옥

정보보호학회논문지

2003 .06

고성능 마이크로프로세서 곱셈기 ( Multiplier ) 의 구조

이용석

대한전자공학회 기타 간행물

1998 .01