지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 저널정보
- 대한전자공학회 대한전자공학회 학술대회 ICEIC 2017 International Conference on Electronics, Information, and Communication
- 발행연도
- 2017.1
- 수록면
- 144 - 147 (4page)
이용수
초록· 키워드
오류제보하기
In passive contactless smart card, it requires low power circuit design. One of the circuit is clock extractor. This circuit is used for processing the data communication between the reader and tag. To generate the clock from incoming RF signal which is sinusoidal signal is used Schmitt trigger as hysteresis comparator. The idea is to compare the incoming 13.56 MHz sinusoidal signal with the threshold then generate 13.56 MHz clock from the result. The hysteresis comparator will overcome the noise in the incoming signal. This circuit also needs half-wave rectifier circuit to rectify sinusoidal sine wave. Because of low power requirement and also high power efficiency conversion, it is used CMOS differential rectifier. This paper present both the design of the schematic and layout of low power clock extractor circuit in 13.56 MHz contactless smart card tag using 180 nm technology. The design is tested using inductive coupling model from multi bit rate input signal based on 13.56 MHz contactless smartcard signal interface standard (ISO 14443-2).
목차
Abstract
I. INTRODUCTION
II. THE DESIGN OF CLOCK EXTRACTOR
III. MEASURMENT RESULTS
IV. CONCLUSSION
REFERENCES
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
안전한 MCU 클럭 보호를 위한 온칩 클럭 검사기 기반 자동화된 글리치 프리 백업 클럭 변환 기법
대한전자공학회 학술대회
2015 .06
-
기준 클락 없이 동작하는 순수 디지털 클럭 및 데이터 복원 회로 설계
대한전자공학회 학술대회
2023 .06
-
LECTOR Based Clock Gating for Low Power Multi-Stage Flip Flop Applications
대한전자공학회 학술대회
2017 .01
-
스파인 구조를 갖는 클락 분배 네트워크의 특성 분석
대한전자공학회 학술대회
2015 .11
-
Forwarded-clock 수신기를 위한 Analog Front-end 설계
대한전자공학회 학술대회
2015 .06
-
시간교차 방식 스위칭 샘플러를 위한 4위상 비겹침 클락 생성기의 구현
대한전자공학회 학술대회
2021 .06
-
A Clock and Data Recovery Circuit with Adaptive Loop Bandwidth Calibration and Idle Power Saved Frequency Acquisition
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2017 .08
-
Post-Silicon Tuning Based on Flexible Flip-Flop Timing
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2016 .02
-
System Clock Reduction Based on Multiple Sampling for Digital Switching Power Supplies
ICPE(ISPE)논문집
2015 .06
-
5-GHz 2nd order Charge-Pump Phase-Locked Loop with 100MHz reference clock의 설계
대한전자공학회 학술대회
2017 .06
-
A Wide-Range Duty-Independent All-Digital Quadrature-Phase Clock Generator
IDEC Journal of Integrated Circuits and Systems
2017 .10
-
A Nanopower Supply-Insensitive CMOS Vth Extractor
ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications
2015 .06
-
배터리 입력단에 전달되는 전도 노이즈 분석을 위한 단상 인버터의 고주파 회로 모델
전기학회논문지
2023 .06
-
가변 Reference Clock 을 사용하는 모바일 인터페이스 프로토콜 분석 기법
한국통신학회 학술대회논문집
2016 .01
-
A Circuit Implementation of 1000BASE-T White Rabbit Using MMCMs and SyncE Frequency Transfer for High-Accuracy Clock Synchronization
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2020 .08
-
비동기식 회로 설계 구조에 대한 전력 및 면적 비교
대한전자공학회 학술대회
2015 .11
-
연쇄적 클록 비교를 통한광대역 다중위상 클록 생성기 연구
대한전자공학회 학술대회
2024 .11
-
비접촉 전력전달을 위한 공진회로 분석
한국조명·전기설비학회 학술대회논문집
2023 .05
-
BTI Tolerant Clock Tree Synthesis using LP-based Supply Voltage Alignment
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2024 .10
-
차동 노이즈 분석을 위한 단상 인버터 고주파 회로 모델링 및 검증
전력전자학회논문지
2021 .06
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2017-569-002194308