개인구독
소속 기관이 없으신 경우, 개인 정기구독을 하시면 저렴하게
논문을 무제한 열람 이용할 수 있어요.
지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 저널정보
- 대한전자공학회 JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE Journal of Semiconductor Technology and Science Vol.17 No.4
- 발행연도
- 2017.8
- 수록면
- 534 - 542 (9page)
- DOI
- 10.5573/JSTS.2017.17.4.534
이용수
초록· 키워드
오류제보하기
This paper presents a fast locking technique for a fractional-N PLL frequency synthesizer. The technique directly measures KVCO on a chip, computes the VCO’s target tuning voltage for a given target frequency, and directly sets the loop filter voltage to the target voltage before the PLL begins the normal closed-loop locking process. The closed-loop lock time is significantly minimized because the initial frequency of the VCO are put very close to the desired final target value. The proposed technique is realized and designed for a 4.3-5.3 GHz fractional-N synthesizer in 65 nm CMOS and successfully verified through extensive simulations. The lock time is less than 12.8 ms over the entire tuning range. Simulation verifications demonstrate that the proposed method is very effective in reducing the synthesizer lock time.
목차
Abstract
I. INTRODUCTION
II. INITIAL FREQUENCY PRESET METHOD
III. PLL SYNTHESIZER CIRCUIT DESIGN
IV. RESULTS
V. CONCLUSIONS
REFERENCES
참고문헌 (17)
참고문헌 신청
A. Wong, M. Dawkins, G. Devita, N. Kasparidis, A. Katsiamis, O. King, F. Lauria, L. Schiff, A. Burdett, “A 1V 5mA Multimode IEEE 802.15.6/Bluetooth Low-Energy WBAN Transceiver for Biotelemetry Application,” in IEEE Int. Solid-State Circuits Conf. Dig., Feb. 2013, pp. 300-302.
J. Masuch, M. Delgado-Restituto, “A 1.1-mW-RX 81.4-dBm Sensitivity CMOS Transceiver for Bluetooth Low Energy,” IEEE Tran. Microw. Theory Tech., vol. 61, no. 4, pp. 1660-1673, Apr. 2013.
Y. Liu, X. Huang, M. Vidojkovic, A. Ba, P. Harpe, G. Dolmans, H. d. Groot, “A 1.9nj/b 2.4GHz Multistandard(Bluetooth Low Energy/Zigbee/IEEE 802.15.6) Transceiver for Personal/Body-Area Networks,” in IEEE Int. Solid-State Circuits Conf. Dig., Feb. 2013, pp. 446-448.
C. Bachmann, G. V. Schaik, B. Busze, M. Konijnenburg, Y. Zhang, J. Stuyt, M. Ashouei, G. Dolmans, T. Gemmeke, H. d. Groot “0.74V 200mW Multi-Standard Transceiver Digital Baseband in 40nm LP-CMOS for 2.4GHz Bluetooth Smart/Zigbee/IEEE 802.15.6 Personal Area Networks,” in IEEE Int. Solid-State Circuits Conf. Dig., Feb. 2014, pp. 186-188.
F. Pengg, D. Barras, M. Kucera, N. Scolari, A. Vouilloz, “A Low Power Miniaturized 1.95mm2 Fully Integrated Trasnsceiver with fastPLL Mode for IEEE 802.15.4/Bluetooth Smart and Proprietary 2.4GHz Applications,” in Proc. IEEE Radio Freq. Integr. Circuit Symp., Jun. 2013, pp. 71-74.
함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
A 1-V 3.8-mW Fractional-N PLL Synthesizer with 25% Duty-Cycle LO Generator in 65 nm CMOS for Bluetooth Applications
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2018 .12
-
능동필터를 이용한 빠른 Lock Time을 갖는 PLL
전자공학회논문지
2018 .10
-
UHF FRS 대역 CMOS PLL 주파수 합성기 설계
한국전자파학회논문지
2017 .12
-
광대역 주입동기식 주파수 분주기 기반 40 GHz CMOS PLL 주파수 합성기 설계
한국전자파학회논문지
2016 .08
-
A 285-fsrms Integrated Jitter Injection-Locked Ring PLL with Charge-Stored Complementary Switch Injection Technique
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2016 .12
-
CMOS 120 GHz Phase-Locked Loops Based on Two Different VCO Topologies
Journal of Electromagnetic Engineering And Science
2017 .04
-
주파수 잠금회로(FLL)를 이용한 주파수 합성기
한국전자파학회논문지
2020 .06
-
166MHz 위상 고정 루프 기반 주파수 합성기
전기전자학회논문지
2022 .12
-
위상 고정 루프 (Phase Locked Loop)의 모델링
대한전자공학회 학술대회
2018 .06
-
Sub-harmonic Injection Locking을 이용한 주파수 합성기 설계
대한전자공학회 학술대회
2016 .06
-
A 5.8-㎓ CMOS Fractional-N Frequency Synthesizer Using Quadrature VCO for DSRC application
대한전자공학회 학술대회
2020 .08
-
A 1Gbps reference-less clock and data recovery using injection phase locked loop
IDEC Journal of Integrated Circuits and Systems
2018 .07
-
Fast locking All-Digital Phase-Locked Loop with Adaptive Loop Gain Control
한국통신학회 학술대회논문집
2019 .01
-
넓은 주파수 범위에서 동작하는 분수형 위상고정 루프의 구현 및 분석
대한전자공학회 학술대회
2022 .06
-
이산 루프필터를 이용한 시그마-델타 변조기 Fractional-N 위상고정루프
한국정보기술학회논문지
2017 .11
-
빠른 Lock Time을 가진 Switched Capacitor 위상고정루프의 수식적 분석
대한전자공학회 학술대회
2017 .06
-
IoT 어플리케이션을 위한 분수분주형 디지털 위상고정루프 설계
전기전자학회논문지
2019 .09
-
실시간 시뮬레이션 시스템을 이용한 PLL 설계
Proceedings of KIIT Conference
2018 .06
-
Performance Analysis of Three-Phase Phase-Locked Loops for Distorted and Unbalanced Grids
JOURNAL OF POWER ELECTRONICS
2017 .01
-
A Method to Improve the Performance of Phase-Locked Loop (PLL) for a Single-Phase Inverter Under the Non-Sinusoidal Grid Voltage Conditions
전력전자학회 학술대회 논문집
2017 .11
이 논문의 저자 정보
이 논문과 함께 이용한 논문
AC모터드라이브 라인필터의 축소화를 위한 신형 하이브리드고조파필터 제안
박병주
,
윤동철
,
오정철
외 4명
전기학회논문지 P
2018
.03
시험발사체에 대한 자체 전자파적합성 시험에서 위성항법수신기의 운용결과
권병문
,
신용설
,
마근수
한국항공우주학회 학술발표회 초록집
2017
.11
5G 이동통신 구축을 위한 EMC 요구 사항 고찰
송태승
전자파기술
2018
.01
Power Control Strategies for Single-Phase Voltage-Controlled Inverters with an Enhanced PLL
Jiayuan Gao
,
Jinbin Zhao
,
Chaojie He
외 2명
JOURNAL OF POWER ELECTRONICS
2018
.01
인휠 전기 구동 기반의 능동안전지원 알고리즘 개발
황윤형
,
양인범
한국산학기술학회 논문지
2017
.12
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2018-569-001274067