면적 제약조건하의 저전력 조합회로 설계를 위한 분할 기반 합성 알고리듬 ( A Partitioning-based Synthesis Algorithm for the Design of Low Power Combinational Circuits under Area Constraints )

최익성 ,  김형 ,  황선영

전자공학회논문지-C

1998 .07

저전력 소모 조합 회로의 설계를 위한 효율적인 알고리듬 ( An Efficient Algorithm for the Design of Combinational Circuits with Low Power Consumption )

김형 ,  최익성 ,  서동욱 외 2명

한국통신학회논문지

1996 .05

조합논리회로의 고장 검출율 개선을 위한 회로분할기법 ( Circuit Partitioning to Enhance the Fault Coverage for Combinational Logic )

노정호 ,  김상진 ,  이창희 외 2명

전자공학회논문지-C

1998 .04

새로운 K-Way 분할 알고리즘 ( A New K-Way Partitioning Algorithm )

김충희 ,  신현철

대한전자공학회 학술대회

1992 .01

An Efficient Partitioning Algorithm for Logic Circuits

Tay B. K. ,  H. L. Chin

JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications

1995 .01

저전력 저면적의 논리 회로 설계를 위한 효율적인 커널 기반 분할 알고리듬 ( An Efficient Kernel-based Partitioning Algorithm for Low-power , Low-area Logic Circuit Design )

황선영 ,  김형 ,  최익성 외 1명

한국통신학회논문지

2000 .08

모듈 분할 방식에 의한 조합 다치 논리 회로 구성이론 ( A Construction Theory of Combinational Multiple Valued Circuits by Modular Decomposition )

강성수 ,  이주형 ,  김흥수

한국통신학회논문지

1989 .10

회로 분할에 의한 순차회로의 테스트생성 ( Test Generation for Sequential Circuits Based on Circuit Partitioning )

최호용

전자공학회논문지-C

1998 .04

조합논리회로의 결합검출 ( Fault Detection in Combinational Circuits )

고경식 ,  허웅

전자공학회지

1974 .11

CMOS 조합 논리 회로에서의 전력 가 기법

박영수 ,  조한진 ,  배영환 외 2명

대한전자공학회 학술대회

1996 .11

회로 분할에 의한 부분 스캔

최호용 ,  정용군 ,  강민섭

대한전자공학회 학술대회

1997 .06

회로 분할에 의한 부분 스캔 ( Partial Scan Based on Circuit Partitioning )

최호용 ,  정용군 ,  강민섭

대한전자공학회 학술대회

1997 .07

CMOS 조합 논리 회로에서의 전력 평가 기법 ( The Method Power Estimation in CMOS Combinational Circuits )

박영수 ,  조한진 ,  배영환 외 2명

대한전자공학회 학술대회

1996 .11

회로 분할에 의한 대규모 순차회로의 테스트 생성 ( Test Generation for large Scale Sequential Circuits Based on Circuit Partitioning )

최호용 ,  정용군

한국통신학회 학술대회논문집

1997 .01

조합회로에 대한 고장 진단 검사신호 생성 ( Diagnostic Test Pattern Generation for Combinational Circuits )

박영호 ,  민형복 ,  이재훈 외 1명

전자공학회논문지-C

1999 .09

클러스터 재배치를 이용한 회로분할 ( Clusters Re-placement for Circuit Partitioning )

김상진 ,  윤태진 ,  이창희 외 1명

전자공학회논문지-C

1999 .06

조합논리회로에 대한 개선된 자동시험패턴 발생에 대한 연구 ( Automatic Test Pattern Generation of Combinational Logic Circuits )

안광선 ,  강병욱 ,  김종훈

한국통신학회 학술대회논문집

1988 .01

조합논리회로에 대한 개선된 자동시험패턴 발생에 대한 연구 ( Automatic Test pattern Generation of Combinational Logic Circuits )

안광선 ,  강병욱 ,  김종훈

특정연구 결과 발표회 논문집

1988 .01

유전알고리즘을 이용한 조합회로용 테스트패턴의 고장검출률 향상 ( Fault Coverage Improvement of Test Patterns for Combinational Circuit using a Genetic Algorithm )

박휴찬

Journal of Advanced Marine Engineering and Technology (JAMET)

1998 .09

An Efficient Algorithm for K-Way Partitioning of a Graph

Chan Ik Pa ,  k ,  Kyu Ho Pa 외 2명

TENCON 87 - Computers and Communications Technology Toward 2000

1987 .01