지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
이용수
등록된 정보가 없습니다.
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
분할 방법을 이용한 저전력 조합 회로 합성 알고리즘 ( An Efficient Partitioning-based Algorithm for the Synthesis of Low-power Combinational Circuits )
한국통신학회논문지
1998 .02
저전력 소모 조합 회로의 설계를 위한 효율적인 알고리듬 ( An Efficient Algorithm for the Design of Combinational Circuits with Low Power Consumption )
한국통신학회논문지
1996 .05
저전력 저면적의 논리 회로 설계를 위한 효율적인 커널 기반 분할 알고리듬 ( An Efficient Kernel-based Partitioning Algorithm for Low-power , Low-area Logic Circuit Design )
한국통신학회논문지
2000 .08
새로운 K-Way 분할 알고리즘 ( A New K-Way Partitioning Algorithm )
대한전자공학회 학술대회
1992 .01
조합회로와 순서회로를 위한 경계면 스캔 구조에서의 지연시험 ( Delay test for combinational and sequential circuit on IEEE 1149.1 )
전자공학회논문지-C
1998 .02
부분 변환에 의한 조합회로의 타이밍 최적화 기법 ( A Combinational Timing Optimization Technique By Local Transformation )
대한전자공학회 학술대회
1993 .07
부분 변환에 의한 조합회로의 타이밍 최적화 기법
대한전자공학회 학술대회
1993 .07
출력순서를 이용한 조합회로의 고장검출에 관한 연구 ( A Study on the Fault Detection Using Output Sequence in Combinational Logic Networks )
전자공학회지
1980 .08
완전한 조합회로화에 의한 부분 스캔 설계 ( Partial Scan Design Based on the Levelized Combinational Structure )
대한전자공학회 학술대회
1996 .07
직접회로의 계층적 배치를 위한 새로운 분할 알고리듬 ( A New Partitioning Algorithm for Hierarchical Placement )
전자공학회논문지-A
1992 .05
A Kernel-Based Partitioning Algorithm for Low-Power, Low-Area Overhead Circuit Design Using Don’t-Care Sets
[ETRI] ETRI Journal
2002 .12
An Efficient Partitioning Algorithm for Logic Circuits
JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications
1995 .01
조합논리회로의 고장 검출율 개선을 위한 회로분할기법 ( Circuit Partitioning to Enhance the Fault Coverage for Combinational Logic )
전자공학회논문지-C
1998 .04
파이프라인 시스템 합성을 위한 면적 제약조건 스케쥴링 알고리듬
(구)정보과학회논문지
1993 .06
저전력 회로 합성을 위한 레지스터 할당 알고리듬 ( A Register Allocation Algorithm for Low-Power Design Synthesis )
대한전자공학회 학술대회
1996 .01
저전력 회로 합성을 위한 레지스터 할당 알고리듬
대한전자공학회 학술대회
1996 .05
다출력조합회로의 PLA설계를 위한 간소화 알고리즘 ( A New Minimizing Algorithm for Design the PLA of Multiple Output Combination Circuits )
전자공학회논문지
1986 .05
출력 순서를 이용한 조합회로의 고장검출에 관한 연구
대한전자공학회 학술대회
1980 .01
회로 분할에 의한 부분 스캔 ( Partial Scan Based on Circuit Partitioning )
대한전자공학회 학술대회
1997 .07
회로 분할에 의한 부분 스캔
대한전자공학회 학술대회
1997 .06
0