지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2004.11
- 수록면
- 69 - 77 (9page)
이용수
초록· 키워드
오류제보하기
본 논문에서는 ground bounce 영향과 지연고장 검출을 함께 고려한 효율적인 보드레벨 연결선 테스트 생성 알고리즘을 제안한다. 제안된 알고리즘은 IEEE 1149.1 의 연결선 테스트, ground bounce 영향에 의한 바운더리 스캔의 오동작 방지, 그리고 연결선의 지연고장 검출 능력을 포함한다. 본 논문에서 제안하는 기법은 기존의 기법에 비해 연결선의 지연고장 검출능력을 새롭게 추가하였지만, 연결선 테스트에 필요한 총 테스트 패턴 수는 기존의 기법과 비교해서 큰 차이를 보이지 않음을 실험결과에서 확인할 수 있다.
목차
요약
Abstract
Ⅰ. 서론
Ⅱ. 기존의 Ground bounce 영향을 고려한 보드레벨 테스트 패턴 생성 기법
Ⅲ. 제안된 보드레벨 테스트를 위한 테스트 패턴 생성 기법
Ⅳ. 실험 결과
Ⅴ. 결론
참고문헌
저자소개
참고문헌 (8)
참고문헌 신청
[학술지(정기간행물)] - IEEE / 2001. / Test Access Port and Boundary Scan Architecture
[학술지(정기간행물)] - W. H. Kautz / 1974. / Testing of Faults in Wiring Inter -connects 23
[학술지(정기간행물)] - P. Goel / 1982. / Electronic Chip-in -Place Test
[학술지(정기간행물)] - J.T.de Sousa / 2001. / Boundary Scan Interconnect Diagnosis
[학술지(정기간행물)] - S Park / 2000. / A New IEEE 1149.1 Boundary Scan Design for the Detection of Delay Defects
[학술지(정기간행물)] - W. H. Kautz / 1974. / Testing of Faults in Wiring Inter -connects 23
[학술지(정기간행물)] - P. Goel / 1982. / Electronic Chip-in -Place Test
[학술지(정기간행물)] - J.T.de Sousa / 2001. / Boundary Scan Interconnect Diagnosis
[학술지(정기간행물)] - S Park / 2000. / A New IEEE 1149.1 Boundary Scan Design for the Detection of Delay Defects
함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
Crosstalk 고장 점검을 위한 효과적인 연결선 테스트 패턴생성 알고리즘에 관한 연구
전자공학회논문지-SD
2007 .12
-
Delay Fault Test for Interconnection on Boards and SoCs
정보과학회논문지 : 시스템 및 이론
2007 .02
-
연결선의 완벽한 진단을 위한 테스트 패턴의 생성 ( A New Complete Diagnosis Patterns for Wiring Interconnects )
전자공학회논문지-A
1995 .09
-
지연고장 탐지를 위한 IEEE 1149.1 바운다리스캔 설계
정보과학회논문지(A)
1999 .08
-
지연고장 점검을 위한 IEEE 1149.1 Boundary Scan 설계 및 패턴 생성
한국정보과학회 학술발표논문집
1998 .10
-
Input Driven MLP의 직접 연결선을 이용한 연결선의 축소 방법
한국정보과학회 학술발표논문집
1994 .10
-
천이 지연 고장 테스트를 위한 개선된 IEEE 1500 래퍼 셀 및 인터페이스 회로 설계
전자공학회논문지-SD
2007 .11
-
Crosstalk과 정적 고장을 고려한 효과적인 연결선 테스트 알고리즘 및 BIST 구현
전자공학회논문지-SD
2005 .07
-
An Improved Ground Bounce-Free Output Buffer
Journal of Electrical Engineering and information Science
1999 .02
-
다중 시스템 클럭과 이종 코아를 가진 시스템 온 칩을 위한 연결선 지연 고장 테스트 제어기
대한전자공학회 학술대회
2005 .05
-
다중 시스템 클럭으로 동작하는 보드 및 SoC의 연결선 지연 고장 테스트
전자공학회논문지-SD
2006 .01
-
순차 회로의 효율적인 지연 고장 검출을 위한 새로운 테스트 알고리듬 및 스캔 구조
전자공학회논문지-SD
2000 .11
-
경계 주사 아키텍처를 이용한 지연 고장 테스트 기법 ( Delay Fault Testing Techniques Using Boundary - Scan Architecture )
전자공학회논문지-A
1994 .11
-
Signal Integrity 연결선 테스트용 다중천이 패턴 생성방안
전자공학회논문지-SD
2008 .01
-
Boundary 스캔 구조를 이용한 효율적인 지연테스트기법 설계
한국정보과학회 학술발표논문집
1993 .10
-
내장된 자체 테스트에서 경로 지연 고장 테스트를 위한 새로운 가중치 계산 알고리듬 ( New Weight Generation Algorithm for Path Delay Fault Test Using BIST )
전자공학회논문지-SD
2000 .06
-
연결선 전류계산 모형에서의 최적 세그먼트 수를 결정하기 위한 실험적 가이드라인
대한전자공학회 학술대회
2009 .05
-
RC-class 회로 연결선의 지연 시간 계산을 위한 해석적 기법 ( An Analytic Calculation Method for Delay Time of RC-class Interconnects )
전자공학회논문지-C
1999 .07
-
지연 고장 테스팅에 대한 고장 검출율 메트릭 ( Fault Coverage Metric for Delay Fault Testing )
전자공학회논문지-SD
2001 .04
-
조합 논리 회로의 경로 지연 고장 검출을 위한 가중화 임의 패턴 테스트 기법 ( A Weighted Random Pattern Testing Technique for Path Delay Fault Detection in Combinational Logic Circuits )
전자공학회논문지-A
1995 .12
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2009-569-014400314