개인구독
소속 기관이 없으신 경우, 개인 정기구독을 하시면 저렴하게
논문을 무제한 열람 이용할 수 있어요.
지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 1994.11
- 수록면
- 1,607 - 1,616 (10page)
이용수
이 논문의 연구 히스토리 (3)
1998
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
등록된 정보가 없습니다.
목차
등록된 정보가 없습니다.
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
경계주사가 적용된 보드상에서의 고장모델 및 그 진단기법
한국통신학회 학술대회논문집
1999 .11
-
경계 주사 환경에서의 상호연결 테스트 방법론에 대한 연구
대한전기학회 학술대회 논문집
1998 .11
-
An Efficient Delay Test Method Using Boundary-Scan Architecture
ICVC : International Conference on VLSI and CAD
1993 .01
-
경계면 - 스캔 기저 구조를 위한 지연시험 ( Delay Test for Boundary - Scan based Architectures )
전자공학회논문지-A
1994 .06
-
Boundary 스캔 구조를 이용한 효율적인 지연테스트기법 설계
한국정보과학회 학술발표논문집
1993 .10
-
고속 고장 진단을 위해 고장 후보 정렬과 테스트 패턴 정렬을 이용한 고장 탈락 방법
전자공학회논문지-SD
2009 .03
-
Boundary Scan Architecture를 이용한 회로기판 내의 연결선 고장진단에 관한 연구
전기학회논문지
1997 .11
-
순차 회로의 효율적인 지연 고장 검출을 위한 새로운 테스트 알고리듬 및 스캔 구조
전자공학회논문지-SD
2000 .11
-
지연고장 점검을 위한 IEEE 1149.1 바운다리 스캔 설계 ( A New IEEE 1149.1 Boundary Scan Design for the Detection of Delay Faults )
대한전자공학회 학술대회
1998 .07
-
지연고장 점검을 위한 IEEE 1149.1 바운다리 스캔 설계
대한전자공학회 학술대회
1998 .06
-
지연고장 탐지를 위한 IEEE 1149.1 바운다리스캔 설계
정보과학회논문지(A)
1999 .08
-
지연 고장 테스팅에 대한 고장 검출율 메트릭 ( Fault Coverage Metric for Delay Fault Testing )
전자공학회논문지-SD
2001 .04
-
Boundary 스캔 구조를 이용한 효율적인 테스트 패턴 인가 방식 ( An Efficient Test Pattern Application Method Using Boundary-Scan Architecture )
대한전자공학회 학술대회
1993 .01
-
순차 회로의 지연 고장 검출을 위한 새로운 스캔 설계
전기학회논문지 A
1999 .09
-
지연고장 점검을 위한 IEEE 1149.1 Boundary Scan 설계 및 패턴 생성
한국정보과학회 학술발표논문집
1998 .10
-
내장된 자체 테스트에서 경로 지연 고장 테스트를 위한 새로운 가중치 계산 알고리듬 ( New Weight Generation Algorithm for Path Delay Fault Test Using BIST )
전자공학회논문지-SD
2000 .06
-
천이 지연 고장 테스트를 위한 개선된 IEEE 1500 래퍼 셀 및 인터페이스 회로 설계
전자공학회논문지-SD
2007 .11
-
새로운 논리값을 사용한 주사 환경을 위한 경로 지연 검사 입력 생성기에 관한 연구
대한전자공학회 학술대회
1996 .11
-
새로운 논리값을 사용한 주사 환경을 위한 경로 지연 검사 입력 생성기에 관한 연구 ( An Efficient Path-Delay Fault Test Generator Using New Logic Values for Scan Design Environments )
대한전자공학회 학술대회
1996 .11
-
독립고장과 양립 가능한 고장을 이용한 효율적인 테스트 패턴 압축 기법 ( An Efficient Algorithm for Test Pattern Compaction using Independent Faults and Compatible Faults )
전자공학회논문지-SD
2001 .02
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2009-569-013273188