지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2000.11
- 수록면
- 105 - 114 (10page)
이용수
초록· 키워드
오류제보하기
지연 고장을 위한 테스트는 디지털 회로의 속도와 직접도가 크게 향상되면서 필수적인 것으로 생각되고 있다. 그러나, 순차 회로에는 상태 레지스터들이 있기 때문에, 지연 고장을 검출하는 것이 쉽지 않다. 이러한 난점을 해결하기 위해 회로의 단일 고착 고장과 지연 고장을 효율적으로 검출할 수 있는 새로운 테스트 방법과 알고리듬을 개발하였고, 이를 적용하기 위한 새로운 구조의 스캔 플립-플롭을 제안한다. ISCAS 89 벤치마크 회로에 대한 실험을 통해 지연 고장 검출률이 기존의 전통적인 스캔 테스트 방법에 비해 현격하게 향상된 것을 알 수 있다.
목차
요약
Abstract
Ⅰ. 서론
Ⅱ. 스캔 지정을 이용한 테스트 방법
Ⅲ. 새로운 스캔 플립-플롭 설계
Ⅳ. 테스트 알고리듬
Ⅴ. 결과
Ⅵ. 결론
참고문헌
저자소개
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
순차 회로의 지연 고장 검출을 위한 새로운 스캔 설계
전기학회논문지 A
1999 .09
-
순차 회로를 위한 효율적인 지연 고장 테스트 알고리듬
대한전기학회 학술대회 논문집
1999 .11
-
마이크로파이프라인 회로를 위한 지연 고장 테스트
전자공학회논문지-SD
2001 .08
-
구조분석과 테스트 가능도의 통합에 의한 부분스캔 설계
정보과학회논문지(A)
1999 .09
-
Reduction of Test Data and Power in Scan Testing for Digital Circuits using the Code-based Technique
전자공학회논문지-IE
2008 .09
-
지연고장 검출을 위한 LOS/LOC 스캔 테스트 기술
한국인터넷방송통신학회 논문지
2014 .01
-
조합 논리 회로의 경로 지연 고장 검출을 위한 가중화 임의 패턴 테스트 기법 ( A Weighted Random Pattern Testing Technique for Path Delay Fault Detection in Combinational Logic Circuits )
전자공학회논문지-A
1995 .12
-
매칭에 기반한 발전된 고장 진단 방법
한국통신학회논문지
2007 .04
-
고장검출이 용이한 논리회로 설계에 관한 연구
대한전자공학회 학술대회
1981 .01
-
An Efficient Diagnosis Algorithm for Multiple Stuck-at Faults
전자공학회논문지-SD
2006 .09
-
회로 분할에 의한 순차회로의 테스트생성 ( Test Generation for Sequential Circuits Based on Circuit Partitioning )
전자공학회논문지-C
1998 .04
-
전류 테스팅을 위한 객체 기반의 무해고장 검출 기법
한국통신학회논문지
2002 .01
-
CMOS회로의 고장 검출을 위한 테스트 생성 알고리즘
대한전자공학회 학술대회
1986 .12
-
CMOS 회로의 고장 검출을 위한 테스트 생성 알고리즘 ( A New Test Generation Algorithm for Detection of Faults in CMOS Circuits )
대한전자공학회 학술대회
1986 .01
-
유사조합 회로로의 변환에 기초한 부분 스캔 기법을 이용한 디지탈 순차 회로의 테스트 기법 연구
전기학회논문지
1994 .03
-
회로 분할에 의한 대규모 순차회로의 테스트 생성 ( Test Generation for large Scale Sequential Circuits Based on Circuit Partitioning )
한국통신학회 학술대회논문집
1997 .01
-
유전알고리즘을 이용한 조합회로용 테스트패턴의 고장검출률 향상 ( Fault Coverage Improvement of Test Patterns for Combinational Circuit using a Genetic Algorithm )
Journal of Advanced Marine Engineering and Technology (JAMET)
1998 .09
-
인버터 시스템 고장 검출 방법에 관한 연구
전력전자학회 학술대회 논문집
2009 .07
-
CMOS VISI를 위한 전류 테스팅 기반 고장모델의 효율적인 중첩 알고리즘
한국통신학회논문지
2004 .10
-
경계 주사 아키텍처를 이용한 지연 고장 테스트 기법 ( Delay Fault Testing Techniques Using Boundary - Scan Architecture )
전자공학회논문지-A
1994 .11
이 논문의 저자 정보
이 논문과 함께 이용한 논문
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2013-569-000710811