메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색
질문

논문 기본 정보

자료유형
학술대회자료
저자정보
저널정보
한국멀티미디어학회 한국멀티미디어학회 학술발표논문집 2006년도 추계학술발표논문집
발행연도
2006.11
수록면
397 - 400 (4page)

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색
질문

초록· 키워드

오류제보하기
하드웨어 구현을 위해서는 Verilog와 같은 HDL로 구현되어야 한다. 이를 검증하는 방법에는 ModelSim과 같은 툴을 이용하여 시뮬레이션파형을 비교하거나 직접 FPGA에 넣어서 확인하는 방법이 있다. 전자는 검증속도는 빠르지만 파형을 분석하는 시간이 많이 걸린다. 후자의 방법은 결과물을 확실히 알 수 있지만 FPGA를 구성하키 위한 많은 시간과 노력이 필요하다. 3D Graphics 하드웨어 구현에 대해서는 검증의 어려움이 더 심각하다. 시뮬레이션파형만으로 결과를 정확히 알기 어려우며, FPGA들 구성하기 위해서는 주변의 많은 IP가 필요하다. 이 논문에서는 이러한 검증에 대한 문제점을 해결하기 위해 설재 3D Graphics Shader 검증과정을 보이면서 적용한 방법에 대하여 논하고 있다.

목차

요약
1. 서론
2. 본론
5. 결론
[참고문헌]

참고문헌 (0)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

이 논문과 함께 이용한 논문

최근 본 자료

전체보기

댓글(0)

0

UCI(KEPA) : I410-ECN-0101-2012-004-004269057