신경 회로망의 개념을 이용한 16 * 16비트 곱셈기 설계 ( Implementation of 16 * 16 bit multiplier using of the conception of neural networks )

김태훈 ,  정호선

대한전자공학회 학술대회

1989 .11

신경회로망을 이용한 5 * 5 비트 곱셈기와 12 * 12 비트 곱셈기 설계 ( Designed of 5 * 5 bit multiplier and 12 *12 bit multiplier using of Neural Network )

김태훈 ,  정호선 ,  이우일

대한전자공학회 학술대회

1989 .07

신경회로망을 이용한 부동소수점 곱셈기와 나눗셈기 설계 ( Implementation of floating point multiplier and divider with Neural Networks )

이상진 ,  여진경 ,  정호선 외 1명

대한전자공학회 학술대회

1989 .07

저전압 / 고속 8-bit 곱셈기의 설계

기훈재 ,  백우현 ,  김수원

대한전자공학회 학술대회

1995 .12

저전압 / 고속 8-bit 곱셈기의 설계 ( A Design of High Speed 8-bit Multiplier for Low Voltage Application )

기훈재 ,  백우현 ,  김수원

대한전자공학회 학술대회

1995 .11

저전력 회로를 이용한 12 bit 병렬곱셈기

金鎭貞 ,  鄭德鎭

전기학회논문지

1998 .12

신경 회로망을 이용한 32-bit 부동 소수점 방식 가산기 설계

백승엽 ,  정호선

한국통신학회 학술대회논문집

1989 .11

신경회로망을 이용한 2-bit ECC 회로 설계 ( Design of 2-bit Error Checking and Correction Circuit Using Neural Networks )

권건태 ,  정호선 ,  이우일

대한전자공학회 학술대회

1990 .01

개선된 조건 합 가산기를 이용한 54x54-bit 곱셈기의 설계 ( Design of a 54x54-bit Multiplier Based on a Improved Conditional Sum Adder )

이영철 ,  송민규

전자공학회논문지-SD

2000 .01

유한체 상에서의 효과적인 직렬 곱셈기의 설계

권순학 ,  류희수

한국통신학회논문지

2002 .11

RSA 암호화 프로세서에 최적화한 32비트 곱셈기 설계

문상국

한국정보통신학회논문지

2009 .01

32Bit Floating-Point Processor의 설계에 관한 연구 ( A Study on the Design of the 32-Bit Floating-Point Processor )

이건 ,  김덕진

전자공학회지

1983 .07

2의 보수 Bit Sequential Multiplier 의 설계 ( Design of a Two`s Complement Bit Sequential Multiplier )

이정근 ,  임인칠

대한전자공학회 학술대회

1985 .01

8bit 신경망 A/D 변환기 설계

김형균 ,  이학동 ,  김대순 외 2명

한국통신학회 학술대회논문집

1993 .07

Design of an 32 bit Asynchronous Multiplier

Tae Hack Lee ,  Hoon Mo Yang ,  Seung Il Sohn 외 1명

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

1998 .01

32-bit 부동소수점 호환 DSP Core개발

박주성

대한전자공학회 학술대회

1998 .01

32 x 32 비트 고속 병렬 곱셈기 구조 ( An Architecture for 32 x 32 bit high speed parallel multiplier )

김영민 ,  조진호

전자공학회논문지-B

1994 .10

새로운 Bit-serial 방식의 곱셈기 및 나눗셈기 아키텍쳐 설계 ( Design of a New Bit-serial Multiplier / Divider Architecture )

옹수환 ,  선우명훈

전자공학회논문지-C

1999 .03

2의 보수 Bit Sequential Multiplier의 設計

李廷根 ,  林寅七

대한전자공학회 학술대회

1985 .06

마이크로파이프라인 구조의 16bit 비동기 곱셈기

장미숙 ,  이유진 ,  김학윤 외 2명

대한전자공학회 학술대회

2000 .06