지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
이용수
ABSTRACT
1. 서론
2. 준비
3. Mimimal test set generation algorithm
4. 알고리즘 적용 및 검토
5. 결론
REFERENCE
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
2 Level MOS 조합회로에서의 Fault Test Generation에 관한 연구 ( A Study on Fault Test Generation of Two Level MOS Combinational Networks )
대한전자공학회 학술대회
1986 .01
조합논리회로의 결함검출시험에 관한 연구 ( A Study on Fault Detection Tests for Combinational Logic Networks )
전자공학회지
1978 .01
조합논리회로의 다중결함검출 ( Multiple Fault Detection in Combinational Logic Networks )
전자공학회지
1975 .08
조합논리회로의 결합검출 ( Fault Detection in Combinational Circuits )
전자공학회지
1974 .11
출력분기가 있는 조합논리회로의 고장검출에 관한 연구 ( A Study on the Fault Detection in Combinational Logic Networks with Fan-out )
전자공학회지
1974 .08
신경회로망을 이용한 조합 논리회로의 테스트 생성 ( Test Generation for Combinational Logic Circuits Using Neural Networks )
전자공학회논문지-A
1993 .09
신경회로망을 이용한 조합 논리회로의 테스트 생성 ( Automatic Test Generation for combinational Logic Circuits Using Neural Networks )
대한전자공학회 학술대회
1992 .11
조합회로에 대한 고장 진단 검사신호 생성 ( Diagnostic Test Pattern Generation for Combinational Circuits )
전자공학회논문지-C
1999 .09
조합논리회로에 대한 개선된 자동시험패턴 발생에 대한 연구 ( Automatic Test Pattern Generation of Combinational Logic Circuits )
한국통신학회 학술대회논문집
1988 .01
조합논리회로에 대한 개선된 자동시험패턴 발생에 대한 연구 ( Automatic Test pattern Generation of Combinational Logic Circuits )
특정연구 결과 발표회 논문집
1988 .01
조합논리회로의 고장 검출율 개선을 위한 회로분할기법 ( Circuit Partitioning to Enhance the Fault Coverage for Combinational Logic )
전자공학회논문지-C
1998 .04
Labeling Scheme for Fault Simulation of Combinational Circuits
JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications
1991 .01
유전알고리즘을 이용한 조합회로용 테스트패턴의 고장검출률 향상 ( Fault Coverage Improvement of Test Patterns for Combinational Circuit using a Genetic Algorithm )
Journal of Advanced Marine Engineering and Technology (JAMET)
1998 .09
조합 논리 회로의 경로 지연고장 검출을 위한 효율적인 가중화 임의 패턴 생성 방법 ( An Efficient Weighted Random Pattern Generation Method for Detection of a Path Delay Fault in a Combinational Logic Circuits )
대한전자공학회 학술대회
1995 .01
Fault Diagnosis for Parameter Change Fault
제어로봇시스템학회 국제학술대회 논문집
2005 .06
Fault Simulation
CAD기술특강
1991 .01
태양광발전 연계계통에서 3상 단락 고장 시 고장위치 및 고장저항 추정기법
대한전기학회 학술대회 논문집
2009 .11
PAM-STAMP 2nd Generation
박판성형 심포지엄
2003 .08
Fault Diagnosis Based on Likelihood Decomposition
대한전자공학회 학술대회
1992 .10
배전자동화시스템에서 전류방향성을 이용한 단말장치의 고장표시 오류 개선 방법
전기학회논문지
2014 .10
0