2 Level MOS 조합회로에서의 Fault Test Generation에 관한 연구 ( A Study on Fault Test Generation of Two Level MOS Combinational Networks )

최성재 ,  정정화

대한전자공학회 학술대회

1986 .01

조합논리회로의 결함검출시험에 관한 연구 ( A Study on Fault Detection Tests for Combinational Logic Networks )

최흥문

전자공학회지

1978 .01

조합논리회로의 다중결함검출 ( Multiple Fault Detection in Combinational Logic Networks )

고경식 ,  김흥수

전자공학회지

1975 .08

조합논리회로의 결합검출 ( Fault Detection in Combinational Circuits )

고경식 ,  허웅

전자공학회지

1974 .11

출력분기가 있는 조합논리회로의 고장검출에 관한 연구 ( A Study on the Fault Detection in Combinational Logic Networks with Fan-out )

임제탁 ,  이근영

전자공학회지

1974 .08

신경회로망을 이용한 조합 논리회로의 테스트 생성 ( Test Generation for Combinational Logic Circuits Using Neural Networks )

김영우 ,  임인칠

전자공학회논문지-A

1993 .09

신경회로망을 이용한 조합 논리회로의 테스트 생성 ( Automatic Test Generation for combinational Logic Circuits Using Neural Networks )

김근수 ,  신종훈 ,  하상진 외 5명

대한전자공학회 학술대회

1992 .11

조합회로에 대한 고장 진단 검사신호 생성 ( Diagnostic Test Pattern Generation for Combinational Circuits )

박영호 ,  민형복 ,  이재훈 외 1명

전자공학회논문지-C

1999 .09

조합논리회로에 대한 개선된 자동시험패턴 발생에 대한 연구 ( Automatic Test Pattern Generation of Combinational Logic Circuits )

안광선 ,  강병욱 ,  김종훈

한국통신학회 학술대회논문집

1988 .01

조합논리회로에 대한 개선된 자동시험패턴 발생에 대한 연구 ( Automatic Test pattern Generation of Combinational Logic Circuits )

안광선 ,  강병욱 ,  김종훈

특정연구 결과 발표회 논문집

1988 .01

조합논리회로의 고장 검출율 개선을 위한 회로분할기법 ( Circuit Partitioning to Enhance the Fault Coverage for Combinational Logic )

노정호 ,  김상진 ,  이창희 외 2명

전자공학회논문지-C

1998 .04

Labeling Scheme for Fault Simulation of Combinational Circuits

Han Heung Kim ,  S. H. Hwang ,  Chong Min Kyung

JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications

1991 .01

유전알고리즘을 이용한 조합회로용 테스트패턴의 고장검출률 향상 ( Fault Coverage Improvement of Test Patterns for Combinational Circuit using a Genetic Algorithm )

박휴찬

Journal of Advanced Marine Engineering and Technology (JAMET)

1998 .09

조합 논리 회로의 경로 지연고장 검출을 위한 효율적인 가중화 임의 패턴 생성 방법 ( An Efficient Weighted Random Pattern Generation Method for Detection of a Path Delay Fault in a Combinational Logic Circuits )

이광훈 ,  안철회 ,  이재웅 외 7명

대한전자공학회 학술대회

1995 .01

Fault Diagnosis for Parameter Change Fault

Keita Suzuki ,  Takao Fujii

제어로봇시스템학회 국제학술대회 논문집

2005 .06

Fault Simulation

조경순

CAD기술특강

1991 .01

태양광발전 연계계통에서 3상 단락 고장 시 고장위치 및 고장저항 추정기법

심형욱 ,  고윤태 ,  이상봉 외 1명

대한전기학회 학술대회 논문집

2009 .11

PAM-STAMP 2^nd Generation

Hankook ESI

박판성형 심포지엄

2003 .08

Fault Diagnosis Based on Likelihood Decomposition

Katsuji Uosaki ,  Tetsuo Kagawa

대한전자공학회 학술대회

1992 .10

배전자동화시스템에서 전류방향성을 이용한 단말장치의 고장표시 오류 개선 방법

서정수 ,  김형승 ,  임성일 외 2명

전기학회논문지

2014 .10