메뉴 건너뛰기
.. 내서재 .. 알림
소속 기관/학교 인증
인증하면 논문, 학술자료 등을  무료로 열람할 수 있어요.
한국대학교, 누리자동차, 시립도서관 등 나의 기관을 확인해보세요
(국내 대학 90% 이상 구독 중)
로그인 회원가입 고객센터 ENG
주제분류

추천
검색

논문 기본 정보

자료유형
학술저널
저자정보
정학기 (군산대학교)
저널정보
한국전기전자재료학회 전기전자재료학회논문지 전기전자재료학회논문지 제31권 제5호
발행연도
2018.7
수록면
278 - 282 (5page)
DOI
https://doi.org/10.4313/JKEM.2018.31.5.278

이용수

표지
📌
연구주제
📖
연구배경
🔬
연구방법
🏆
연구결과
AI에게 요청하기
추천
검색

초록· 키워드

오류제보하기
본 논문에서는 무접합 원통형(Junctionless Cylindrical Surrounding Gate; JLCSG) MOSFET의 SPICE 드레인 유도 장벽 감소(Drain Induced Barrier Lowering; DIBL) 모델을 제시하고자 한다. 이를 위하여 JLCSG MOSFET에 대하여 채널 내 전위분포를 포아송 방정식을 이용하여 구하였으며 문턱전압 모델을 제시하였다. 나노구조의 JLCSG MOSFET에서는 채널길이, 산화막 두께 뿐만이 아니라 채널 반지름도 캐리어 전송에 영향을 미치므로 DIBL은 채널길이, 채널 반지름, 산화막 두께의 함수로 표현하여야 한다. 결과적으로 채널길이에 ?3 승, 채널 반지름에 2 승, 산화막 두께에 1 승에 비례하며 비례상수는 18.5 인 것을 알 수 있었다.이때 SPICE 파라미터인 정적 궤환 상수(Static feedback coefficient) 는 0.2와 1 사이의 값을 갖는다는 것을 관찰하였다. 특히 채널 반지름 및 산화막 두께가 증가하면 는 거의 상수의 값을 나타내고 있었다.

목차

등록된 정보가 없습니다.

참고문헌 (8)

참고문헌 신청

함께 읽어보면 좋을 논문

논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!

이 논문의 저자 정보

최근 본 자료

전체보기

댓글(0)

0