지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2024.1
- 수록면
- 48 - 55 (8page)
이용수
초록· 키워드
오류제보하기
The changes in threshold voltage and DIBL were investigated for changes in remanent polarization Pr and coercive field Ec, which determine the characteristics of the P-E hysteresis curve of ferroelectric in NCFET (negative capacitance FET). The threshold voltage and DIBL (drain-induced barrier lowering) were observed for a junctionless double gate MOSFET using a gate oxide structure of MFMIS (metal-ferroelectric-metal-insulator-semiconductor). To obtain the threshold voltage, seriestype potential distribution and second derivative method were used. As a result, it can be seen that the threshold voltage increases when Pr decreases and Ec increases, and the threshold voltage is also maintained constant when the Pr/Ec is constant. However, as the drain voltage increases, the threshold voltage changes significantly according to Pr/Ec, so the DIBL greatly changes for Pr/Ec. In other words, when Pr/Ec=15 pF/cm, DIBL showed a negative value regardless of the channel length under the conditions of ferroelectric thickness of 10 nm and SiO2 thickness of 1 nm. The DIBL value was in the negative or positive range for the channel length when the Pr/Ec is 25 pF/cm or more under the same conditions, so the condition of DIBL=0 could be obtained. As such, the optimal condition to reduce short channel effects can be obtained since the threshold voltage and DIBL can be adjusted according to the device dimension of NCFET and the Pr and Ec of ferroelectric.
목차
등록된 정보가 없습니다.
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
Insight into Threshold Voltage and Drain Induced Barrier Lowering in Negative Capacitance Field Effect Transistor
Transactions on Electrical and Electronic Materials
2021 .01
-
Analysis of Drain Induced Barrier Lowering for Bottom Gate Voltage of Asymmetric DGMOSFET
INTERNATIONAL CONFERENCE ON FUTURE INFORMATION & COMMUNICATION ENGINEERING
2015 .06
-
강유전체를 이용한 음의 정전용량 무접합 이중 게이트 MOSFET의 문턱전압 모델
전기전자재료학회논문지
2023 .03
-
비대칭 이중게이트 MOSFET에 대한 DIBL의 채널도핑농도 의존성
한국정보통신학회논문지
2016 .04
-
접합 및 무접합 이중게이트 MOSFET에 대한 문턱전압 이동 및 드레인 유도 장벽 감소 분석
전기전자재료학회논문지
2019 .01
-
비대칭 이중게이트 MOSFET에서 산화막 두께와 DIBL의 관계
한국정보통신학회논문지
2016 .04
-
Comparative Study of Negative Differential Capacitance in Ferroelectric Capacitors: P(VDF0.75-TrFE0.25) and P(VDF0.50-TrFE0.50)
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2018 .06
-
비대칭 DGMOSFET의 도핑분포함수에 따른 DIBL
한국정보통신학회논문지
2015 .11
-
Steep switching devices for low power applications: negative differential capacitance/resistance field effect transistors
Nano Convergence
2018 .01
-
비대칭 DGMOSFET에서 채널길이와 두께 비에 따른 DIBL 의존성 분석
한국정보통신학회논문지
2015 .06
-
무접합 원통형 MOSFET에 대한 드레인 유도 장벽 감소의 SPICE 모델
전기전자재료학회논문지
2018 .07
-
10 nm 이하 저도핑 DGMOSFET의 SPICE용 DIBL 모델
한국정보통신학회논문지
2017 .08
-
Negative Capacitance 현상을 확인하기 위한 Metal-Ferroelectric-Insulator-Metal 소자 분석 연구
대한전자공학회 학술대회
2020 .08
-
고전계 스트레스상에서 Cascode-GaN-FET 소자의 노화 특성 연구
전기학회논문지
2022 .11
-
무접합 이중 게이트 MOSFET에서 문턱전압 추출
전기전자재료학회논문지
2018 .03
-
4H-SiC 기반의 Planar MOSFET Channel 농도 변화에 따른 Threshold Voltage 특성 연구
대한전자공학회 학술대회
2021 .11
-
문턱 전압의 조절방식과 반도체 공정 오차에 따른 문턱 전압 산포 변화 경향 분석
대한전자공학회 학술대회
2021 .06
-
Theoretical Study for The Hysteresis-Free Operation of Negative Capacitance Field-Effect Transistor (NCFET)
대한전자공학회 학술대회
2019 .06
-
A Design of Low-dropout Regulator with Adaptive Threshold Voltage Technique
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2018 .04
-
Temperature Dependent Poly Crystalline Zinc Oxide Thin Film Transistor Characteristics
Transactions on Electrical and Electronic Materials
2021 .10
최근 본 자료
댓글(0)
0