Labeling Scheme for Fault Simulation of Combinational Circuits

Han Heung Kim ,  S. H. Hwang ,  Chong Min Kyung

JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications

1991 .01

On the Correction of Multiple Design Errors in Combinational Logic Circuits

I ,  ith Pome ,  anz 외 2명

ICVC : International Conference on VLSI and CAD

1993 .01

일반적인 조합회로망의 출력확률 계산

趙炳鎬 ,  黃熙隆

전기학회논문지

1991 .05

조합논리회로의 결합검출 ( Fault Detection in Combinational Circuits )

고경식 ,  허웅

전자공학회지

1974 .11

A Study of Cooling Schemes for the Generation of Input Pairs of CMOS Combinational Circuits Using the Simulated Annealing Algorithm

Albe ,  to Palacios Pawlovsky ,  Hi 외 1명

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

2005 .07

ON THE SPEEDING UP OF THE SIMULATED ANNEALING ALGORITHM IN GENERATING INPUT PAIRS FOR CMOS COMBINATIONAL CIRCUITS

Albe ,  to Palacios Pawlovsky ,  Masato Ha 외 1명

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

2006 .07

조합회로에 대한 고장 진단 검사신호 생성 ( Diagnostic Test Pattern Generation for Combinational Circuits )

박영호 ,  민형복 ,  이재훈 외 1명

전자공학회논문지-C

1999 .09

Multiple-Output Value Array Graphs Based Algorithms for Multiple-Valued Combinational Logic Function Manipulation

Byoung Hee Yoon ,  Jin Young O ,  Jong Hak Hwang 외 4명

ITC-CSCC :International Technical Conference on Circuits Systems, Computers and Communications

1998 .01

다출력조합논리함수의 단위화방법 ( A Method for Simplifying Multiple-Output Combinational Logic Functions )

고경식

전자공학회지

1970 .12

조합논리회로에 대한 개선된 자동시험패턴 발생에 대한 연구 ( Automatic Test pattern Generation of Combinational Logic Circuits )

안광선 ,  강병욱 ,  김종훈

특정연구 결과 발표회 논문집

1988 .01

조합논리회로에 대한 개선된 자동시험패턴 발생에 대한 연구 ( Automatic Test Pattern Generation of Combinational Logic Circuits )

안광선 ,  강병욱 ,  김종훈

한국통신학회 학술대회논문집

1988 .01

저전력 소모 조합 회로의 설계를 위한 효율적인 알고리듬 ( An Efficient Algorithm for the Design of Combinational Circuits with Low Power Consumption )

김형 ,  최익성 ,  서동욱 외 2명

한국통신학회논문지

1996 .05

PSEUDO 入力에 의한 組合論理回路의 多重故障檢出

임인칠 ,  이양희 ,  김한우

(구)정보과학회논문지

1977 .12

조합 논리 회로의 기능적 출력 검증을 위한 의사-전체검사 패턴 생성에 관한 연구 ( A Study on the Pseudo-Exhaustive Test Pattern Generation for the Functional Output Verification of Combinational Logic Circuits )

김진문 ,  이강현 ,  김용득

대한전자공학회 학술대회

1990 .01

Design of Combinational Logic Switching Function using Array Graph

Chun-Myoung Pa ,  k

INTERNATIONAL CONFERENCE ON FUTURE INFORMATION & COMMUNICATION ENGINEERING

2012 .06

분할 방법을 이용한 저전력 조합 회로 합성 알고리즘 ( An Efficient Partitioning-based Algorithm for the Synthesis of Low-power Combinational Circuits )

최익성 ,  김형 ,  현민호 외 1명

한국통신학회논문지

1998 .02

모듈 분할 방식에 의한 조합 다치 논리 회로 구성이론 ( A Construction Theory of Combinational Multiple Valued Circuits by Modular Decomposition )

강성수 ,  이주형 ,  김흥수

한국통신학회논문지

1989 .10

OPTIMIZER : AN OPTIMIZED SIZING PROGRAM FOR CMOS COMBINATIONAL CIRCUITS

Young Jo Jang ,  Chul Dong Lee ,  Myung Hwan Kim

JTC-CSCC : Joint Technical Conference on Circuits Systems, Computers and Communications

1989 .01

조합논리회로의 기호적 신뢰도 계정 ( Symbolic Reliability Evaluation of Combinational Logic Circuit )

오영환

한국통신학회지(정보와통신)

1982 .01

조합논리회로의 기호적 신뢰도 계정

吳英煥

한국통신학회논문지

1982 .03