지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
이용수
Abstract
1. 서론
2. 기존의 테스트 방법
3. 역기능적 지정을 이용한 테스트 방법
4. 새로운 스캔 플립-플롭 설계
5. 테스트 알고리듬
6. 결과
7. 결론
감사의 글
참고문헌
저자소개
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
순차 회로의 효율적인 지연 고장 검출을 위한 새로운 테스트 알고리듬 및 스캔 구조
전자공학회논문지-SD
2000 .11
순차 회로를 위한 효율적인 지연 고장 테스트 알고리듬
대한전기학회 학술대회 논문집
1999 .11
순차깊이를 고려한 부분 스캔 설계 ( Partial Scan Design Considering The Sequential Depth )
대한전자공학회 학술대회
1995 .01
구조분석과 테스트 가능도의 통합에 의한 부분스캔 설계
정보과학회논문지(A)
1999 .09
표준 스캔 설계 환경을 위한 경로 지연 고장 검사입력 생성기 ( A Path-Delay Fault Test Generator for Standard Scan Design Environments )
전자공학회논문지-A
1996 .09
지연고장 점검을 위한 IEEE 1149.1 바운다리 스캔 설계
대한전자공학회 학술대회
1998 .06
지연고장 점검을 위한 IEEE 1149.1 바운다리 스캔 설계 ( A New IEEE 1149.1 Boundary Scan Design for the Detection of Delay Faults )
대한전자공학회 학술대회
1998 .07
유사조합 회로로의 변환에 기초한 부분 스캔 기법을 이용한 디지탈 순차 회로의 테스트 기법 연구
전기학회논문지
1994 .03
지연고장 검출을 위한 LOS/LOC 스캔 테스트 기술
한국인터넷방송통신학회 논문지
2014 .01
Computer Aided Design of Sequential Logic Circuits (Case of Synchronous Sequential Logic Circuits)
전기학회논문지
1984 .04
마이크로파이프라인 회로를 위한 지연 고장 테스트
전자공학회논문지-SD
2001 .08
Computer-Aided Design of Sequential Logic Circuits (Case of Asynchronous Sequential Logic Circuits)
전기학회논문지
1984 .02
회로 분할에 의한 순차회로의 테스트생성 ( Test Generation for Sequential Circuits Based on Circuit Partitioning )
전자공학회논문지-C
1998 .04
지연 고장 테스팅에 대한 고장 검출율 메트릭 ( Fault Coverage Metric for Delay Fault Testing )
전자공학회논문지-SD
2001 .04
조합회로와 순서회로를 위한 경계면 스캔 구조에서의 지연시험 ( Delay test for combinational and sequential circuit on IEEE 1149.1 )
전자공학회논문지-C
1998 .02
고장검출이 용이한 논리회로 설계에 관한 연구
대한전자공학회 학술대회
1981 .01
회로 분할에 의한 대규모 순차회로의 테스트 생성 ( Test Generation for large Scale Sequential Circuits Based on Circuit Partitioning )
한국통신학회 학술대회논문집
1997 .01
회로 분할에 의한 부분 스캔 ( Partial Scan Based on Circuit Partitioning )
대한전자공학회 학술대회
1997 .07
회로 분할에 의한 부분 스캔
대한전자공학회 학술대회
1997 .06
자체 스캔 체인을 이용한 Built-In Self-Test 구조에 관한 연구
전자공학회논문지-SD
2002 .03
0