출력 순서를 이용한 조합회로의 고장검출에 관한 연구

한희 ,  박규태

대한전자공학회 학술대회

1980 .01

출력분기가 있는 조합논리회로의 고장검출에 관한 연구 ( A Study on the Fault Detection in Combinational Logic Networks with Fan-out )

임제탁 ,  이근영

전자공학회지

1974 .08

조합논리회로의 결함검출시험에 관한 연구 ( A Study on Fault Detection Tests for Combinational Logic Networks )

최흥문

전자공학회지

1978 .01

조합논리회로의 다중결함검출 ( Multiple Fault Detection in Combinational Logic Networks )

고경식 ,  김흥수

전자공학회지

1975 .08

조합회로와 순서회로를 위한 경계면 스캔 구조에서의 지연시험 ( Delay test for combinational and sequential circuit on IEEE 1149.1 )

이창희 ,  윤태진 ,  안광선

전자공학회논문지-C

1998 .02

부분 변환에 의한 조합회로의 타이밍 최적화 기법 ( A Combinational Timing Optimization Technique By Local Transformation )

양세양 ,  송해진 ,  김종안 외 1명

대한전자공학회 학술대회

1993 .07

부분 변환에 의한 조합회로의 타이밍 최적화 기법

양세양 ,  김종안 ,  김호중 외 1명

대한전자공학회 학술대회

1993 .07

출력 filter를 이용한 인버터 시스템 고장 검출에 관한 연구

김선필 ,  황정구 ,  강필순 외 1명

대한전기학회 학술대회 논문집

2015 .10

조합논리회로의 결합검출 ( Fault Detection in Combinational Circuits )

고경식 ,  허웅

전자공학회지

1974 .11

PLA의 고장분석 및 검출

조병호 ,  황희융 ,  전병문

대한전기학회 학술대회 논문집

1983 .07

다출력조합논리함수의 단위화방법 ( A Method for Simplifying Multiple-Output Combinational Logic Functions )

고경식

전자공학회지

1970 .12

일반적인 조합회로망의 출력확률 계산

趙炳鎬 ,  黃熙隆

전기학회논문지

1991 .05

조합 논리 회로의 경로 지연 고장 검출을 위한 가중화 임의 패턴 테스트 기법 ( A Weighted Random Pattern Testing Technique for Path Delay Fault Detection in Combinational Logic Circuits )

허용민 ,  임인칠

전자공학회논문지-A

1995 .12

3치 논리회로의 고장분석 및 검출 ( Fault Analysis and Detection of Ternary Logic )

김종오 ,  김영건 ,  김흥수

전자공학회논문지-B

1995 .12

조합 논리 회로의 경로 지연고장 검출을 위한 효율적인 가중화 임의 패턴 생성 방법 ( An Efficient Weighted Random Pattern Generation Method for Detection of a Path Delay Fault in a Combinational Logic Circuits )

이광훈 ,  안철회 ,  이재웅 외 7명

대한전자공학회 학술대회

1995 .01

Fault Detection of Logic Circuit by Use of M-Sequence Correlation Method

Chika ,  a Miyata ,  Hi 외 1명

제어로봇시스템학회 국내학술대회 논문집

1993 .10

면적 제약조건하의 저전력 조합회로 설계를 위한 분할 기반 합성 알고리듬 ( A Partitioning-based Synthesis Algorithm for the Design of Low Power Combinational Circuits under Area Constraints )

최익성 ,  김형 ,  황선영

전자공학회논문지-C

1998 .07

조합논리회로의 고장 검출율 개선을 위한 회로분할기법 ( Circuit Partitioning to Enhance the Fault Coverage for Combinational Logic )

노정호 ,  김상진 ,  이창희 외 2명

전자공학회논문지-C

1998 .04

완전한 조합회로화에 의한 부분 스캔 설계 ( Partial Scan Design Based on the Levelized Combinational Structure )

박성주 ,  김루진 ,  박종욱

대한전자공학회 학술대회

1996 .07

유전알고리즘을 이용한 조합회로용 테스트패턴의 고장검출률 향상 ( Fault Coverage Improvement of Test Patterns for Combinational Circuit using a Genetic Algorithm )

박휴찬

Journal of Advanced Marine Engineering and Technology (JAMET)

1998 .09