지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 저널정보
- 대한전자공학회 JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE JOUNAL OF SEMICONDUCTOR THCHNOLOGY AND SCIENCE Vol.6 No.1
- 발행연도
- 2006.3
- 수록면
- 16 - 21 (6page)
이용수
초록· 키워드
오류제보하기
A simple doping method to fabricate a very thin channel body of the p-type FinFETs with a 20 nm gate length by solid-phase-diffusion (SPD) process was developed. Using the poly-boron-films (PBF) as a novel diffusion source of boron and the rapid thermal annealing (RTA), the p-type source drain extensions of the FinFET devices with a three dimensional structure were doped. The junction properties of boron doped regions were investigated by using the p<SUP>+</SUP>-n junction diodes which showed excellent electrical characteristics. Single channel and multi-channel p-type FinFET devices with a gate length of 20-100 nm was fabricated by boron diffusion process using PBF and revealed superior device scalability.
목차
Abstract
Ⅰ. INTRODUCTION
Ⅱ. EXPERIMENTAL
Ⅲ. RESULTS AND DISCUSSIONS
Ⅳ. CONCLUSIONS
REFERENCES
저자소개
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
Fabrication of SOI FinFET Devices usingArsenic Solid-phase-diffusion
전기전자재료학회논문지
2007 .01
-
n-FinFET과 p-FinFET의 스페이서 길이에 따른 충돌이온화 특성 비교
대한전자공학회 학술대회
2015 .06
-
3-D Simulation of Nanoscale SOI n-FinFET at a Gate Length of 8 nm Using ATLAS SILVACO
Transactions on Electrical and Electronic Materials
2015 .01
-
3D Device Simulator를 이용한 22nm Multi-fin FinFET 구조 분석
대한전자공학회 학술대회
2012 .06
-
FinFET의 Gate 저항 분석 및 모델링
대한전자공학회 학술대회
2013 .11
-
7nm bulk FinFET에서 Via 높이에 따른 Self Heating 효과 분석
대한전자공학회 학술대회
2015 .06
-
20nm이하 FinFET의 크기변화에 따른 서브문턱스윙분석
한국정보통신학회논문지
2006 .10
-
Design of 10 ㎚ FinFETs with Gate-to-Source/Drain Underlap Structure
대한전자공학회 학술대회
2007 .11
-
Self Heating Effects in Sub-nm Scale FinFETs
전기전자재료학회논문지
2020 .01
-
나노구조 FinFET에서 게이트산화막의 특성에 따른 터널링의 변화 분석
한국정보통신학회논문지
2008 .09
-
Design Consideration of Bulk FinFETs with Locally-Separated-Channel Structures for Sub-50 nm DRAM Cell Transistors
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2008 .06
-
3D Device simulator를 사용한 공정과 Layout에 따른 FinFET 아날로그 특성 연구
전자공학회논문지
2013 .04
-
FinFET 게이트 저항 압축 모델 개발 및 최적화
전자공학회논문지
2014 .08
-
2차원 양자 역학적 모델링 및 시뮬레이션
대한전자공학회 학술대회
2003 .07
-
Si Bulk-FinFET의 게이트 길이 감소에 따른 비이상적인 커패시턴스-전압 특성 분석
대한전자공학회 학술대회
2015 .11
-
Simple and Accurate Capacitance Modeling of 32nm Multi-fin FinFET
대한전자공학회 ISOCC
2013 .11
-
FinFET에 기반한 낸드 플래시 메모리 소자에서의 채널 길이 및 핀 폭에 대한 채널 전위 자가부양 의존성
대한전자공학회 학술대회
2009 .11
-
Portfolio of FinFET Memories: Innovative Techniques for an Emerging Technology
대한전자공학회 ISOCC
2008 .11
-
나노미터 MOSFET비휘발성 메모리 소자 구조의 탐색
반도체디스플레이기술학회지
2015 .01
-
Performance Optimization Study of FinFETs Considering Parasitic Capacitance and Resistance
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2014 .10
이 논문의 저자 정보
이 논문과 함께 이용한 논문
Design Optimization of Silicon-based Junctionless Fin-type Field-Effect Transistors for Low Standby Power Technology
Jae Hwa Seo
,
Heng Yuan
,
In Man Kang
Journal of Electrical Engineering & Technology
2013
.11
Threshold Voltage Control through Layer Doping of Double Gate MOSFETs
Saji Joseph
,
Geo
,
ge James T
외 1명
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2010
.09
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2009-569-015483302