지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술대회자료
- 저자정보
- 발행연도
- 2009.11
- 수록면
- 51 - 52 (2page)
이용수
이 논문의 연구 히스토리 (2)
- 이 논문의 후속연구가 궁금하신가요?
- 연관 학술논문 또는 학술발표를 통해 보다 발전된 연구결과를 확인하실 수 있습니다.
- 이 논문의 연구 히스토리 확인하기
초록· 키워드
오류제보하기
Fin-shaped MOSFET (FinFET) is well known for lower short channel effects (SCEs), enhanced gate controllability, and higher current conductivity. FinFETs have been also utilized in flash memory devices for higher program efficiency and fabricated. In operating the NAND-ty ... 전체 초록 보기
목차
등록된 정보가 없습니다.
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
Virtual source/drain을 사용한 NAND flash memory의 planar와 FinFET 구조에 따른 short channel effect 분석
대한전자공학회 학술대회
2012 .06
-
Design and Analysis of Sub-10 nm Junctionless Fin-Shaped Field-Effect Transistors
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2014 .10
-
채널 길이와 도핑 농도에 따른 낸드 플래시 메모리 소자의 결합비 의존성 연구
대한전자공학회 학술대회
2008 .11
-
n-FinFET과 p-FinFET의 스페이서 길이에 따른 충돌이온화 특성 비교
대한전자공학회 학술대회
2015 .06
-
Simple and Accurate Capacitance Modeling of 32nm Multi-fin FinFET
대한전자공학회 ISOCC
2013 .11
-
Fin 두께에 따른 Bulk FinFET의 IV 특성 분석
대한전자공학회 학술대회
2015 .11
-
3차원 포아송방정식을 이용한 FinFET의 포텐셜분포 모델
한국정보통신학회논문지
2009 .04
-
3D Device Simulator를 이용한 22nm Multi-fin FinFET 구조 분석
대한전자공학회 학술대회
2012 .06
-
Self Heating Effects in Sub-nm Scale FinFETs
전기전자재료학회논문지
2020 .01
-
Design of 10 ㎚ FinFETs with Gate-to-Source/Drain Underlap Structure
대한전자공학회 학술대회
2007 .11
-
FinFET의 Fin Width와 Height에 따른 TID Effect
대한전자공학회 학술대회
2019 .11
-
3차원 포아송방정식을 이용한 FinFET의 문턱전압특성분석
한국정보통신학회논문지
2009 .11
-
3D Device simulator를 사용한 공정과 Layout에 따른 FinFET 아날로그 특성 연구
전자공학회논문지
2013 .04
-
2차원 양자 역학적 모델링 및 시뮬레이션
대한전자공학회 학술대회
2003 .07
-
Nanoscale NAND SONOS memory devices including a Seperated double-gate FinFET structure
신뢰성응용연구
2010 .03
-
Highly Scalable NAND Flash Memory Cell Design Embracing Backside Charge Storage
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2015 .04
-
Performance Optimization Study of FinFETs Considering Parasitic Capacitance and Resistance
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2014 .10
-
Fabrication of p-type FinFETs with a 20 nm Gate Length using Boron Solid Phase Diffusion Process
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2006 .03
-
Low Voltage Program/Erase Characteristics of Si Nanocrystal Memory with Damascene Gate FinFET on Bulk Si Wafer
JOURNAL OF SEMICONDUCTOR TECHNOLOGY AND SCIENCE
2006 .06
-
실제적 구조를 가진 벌크 및 SOI FinFET에서 발생하는 동적 self-heating 효과
전자공학회논문지
2015 .10
이 논문의 저자 정보
이 논문과 함께 이용한 논문
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2012-569-004002894