지원사업
학술연구/단체지원/교육 등 연구자 활동을 지속하도록 DBpia가 지원하고 있어요.
커뮤니티
연구자들이 자신의 연구와 전문성을 널리 알리고, 새로운 협력의 기회를 만들 수 있는 네트워킹 공간이에요.
논문 기본 정보
- 자료유형
- 학술저널
- 저자정보
- 발행연도
- 2001.8
- 수록면
- 72 - 84 (13page)
이용수
초록· 키워드
오류제보하기
마이크로파이프라인 회로의 모든 연산 소자의 타이밍은 아주 중요하다. 스캔 플립플롭을 이용한 경로 지연고장 테스팅에 관한 기존 연구들은 두 개의 테스트 패턴 중 두 번째 패턴의 조절용이도가 높아야 한다는 점을 간과하였다. 본 논문에서는 작은 면적 오버헤드로 마이크로파이프라인 회로의 경로 지연고장을 테스트 할 수 있는 새로운 스캔 래치 및 테스트 방법을 제안하였다. 새로운 스캔 래치를 사용하여 마이크로파이프라인의 경로지연고장을 테스트한 결과에서 기존연구에 비해 높은 경성 경로 지연고장 검출율을 얻었다. 또한 제안된 스캔 래치는 마이크로파이프라인의 고착고장 검출율 위한 BIST로 응용을 확대하기 쉽다.
목차
요약
Abstract
Ⅰ. 서론
Ⅱ. 경로 지연 고장 테스트
Ⅲ. 기존 마이크로파이프라인 테스트 구조
Ⅳ. 마이크로파이프라인의 경로지연고장 테스팅을 위한 새로운 스캔 셀
Ⅴ. ATPG를 이용한 마이크로파이프라인의 지연고장 테스트 패턴 생성
Ⅵ. 결과
Ⅶ. 결론
참고문헌
저자소개
참고문헌 (0)
참고문헌 신청함께 읽어보면 좋을 논문
논문 유사도에 따라 DBpia 가 추천하는 논문입니다. 함께 보면 좋을 연관 논문을 확인해보세요!
-
순차 회로의 효율적인 지연 고장 검출을 위한 새로운 테스트 알고리듬 및 스캔 구조
전자공학회논문지-SD
2000 .11
-
마이크로파이프라인 구조를 갖는 비동기프로세서의 Scan Test 회로
한국통신학회 학술대회논문집
1998 .07
-
마이크로파이프라인 구조를 갖는 비동기프로세서의 Scan Test회로 ( Design of a Scan Test Circuit for Asynchronous Processor with micropipelines )
한국통신학회 학술대회논문집
1998 .01
-
순차 회로의 지연 고장 검출을 위한 새로운 스캔 설계
전기학회논문지 A
1999 .09
-
내장된 자체 테스트에서 경로 지연 고장 테스트를 위한 새로운 가중치 계산 알고리듬 ( New Weight Generation Algorithm for Path Delay Fault Test Using BIST )
전자공학회논문지-SD
2000 .06
-
표준 스캔 설계 환경을 위한 경로 지연 고장 검사입력 생성기 ( A Path-Delay Fault Test Generator for Standard Scan Design Environments )
전자공학회논문지-A
1996 .09
-
조합 논리 회로의 경로 지연 고장 검출을 위한 가중화 임의 패턴 테스트 기법 ( A Weighted Random Pattern Testing Technique for Path Delay Fault Detection in Combinational Logic Circuits )
전자공학회논문지-A
1995 .12
-
지연고장 검출을 위한 LOS/LOC 스캔 테스트 기술
한국인터넷방송통신학회 논문지
2014 .01
-
테스트 용이도를 이용한 조합 회로의 효율적인 로보스트 경로 지연 고장 테스트 생성 ( Efficient Robust Path Delay Fault Test Generation for Combinational Circuits Using the Testability Measure )
전자공학회논문지-A
1996 .02
-
마이크로파이프라인 구조의 16bit 비동기 곱셈기
대한전자공학회 학술대회
2000 .06
-
경계 주사 아키텍처를 이용한 지연 고장 테스트 기법 ( Delay Fault Testing Techniques Using Boundary - Scan Architecture )
전자공학회논문지-A
1994 .11
-
순차 회로를 위한 효율적인 지연 고장 테스트 알고리듬
대한전기학회 학술대회 논문집
1999 .11
-
지연 고장 테스팅에 대한 고장 검출율 메트릭 ( Fault Coverage Metric for Delay Fault Testing )
전자공학회논문지-SD
2001 .04
-
구조분석과 테스트 가능도의 통합에 의한 부분스캔 설계
정보과학회논문지(A)
1999 .09
-
FPGA를 이용한 비동기 마이크로파이프라인 방식의 승산기 설계 ( Design of Asynchronous Micropipelined Multiplier in FPGA )
한국통신학회 전문대학 논문지
1996 .01
-
Boundary 스캔 구조를 이용한 효율적인 지연테스트기법 설계
한국정보과학회 학술발표논문집
1993 .10
-
조합 논리 회로의 경로 지연고장 검출을 위한 효율적인 가중화 임의 패턴 생성 방법 ( An Efficient Weighted Random Pattern Generation Method for Detection of a Path Delay Fault in a Combinational Logic Circuits )
대한전자공학회 학술대회
1995 .01
-
부동소수점 DSP core의 내장된 자체 테스트 회로 구현
한국정보과학회 학술발표논문집
1999 .04
-
경로지연고장의 효율적인 동시성 고장시뮬레이션
한국정보과학회 학술발표논문집
1993 .10
-
지연고장 점검을 위한 IEEE 1149.1 바운다리 스캔 설계
대한전자공학회 학술대회
1998 .06
이 논문의 저자 정보
최근 본 자료
댓글(0)
0
UCI(KEPA) : I410-ECN-0101-2013-569-000712971